PCB 布局中的晶體振蕩器保持頻率穩定

2021-06-17

PCB 布局中的晶體振蕩器保持頻率穩定

隨著(zhù)現代生活變得越來(lái)越瘋狂，我們需要跟蹤幾分之一秒。電子 pcb 布局晶體振蕩器指南是使這成為可能的秘訣。

施密特觸發(fā)器或 555 定時(shí)器的輸出時(shí)鐘信號使用 RC 時(shí)間常數進(jìn)行控制。使用這些電路的問(wèn)題在于電阻器和去耦電容器的值不會(huì )隨時(shí)間保持恒定。電阻和電容都會(huì )隨著(zhù)電路板的溫度而變化。組件也會(huì )隨著(zhù)老化而退化。這些因素導致時(shí)鐘頻率隨時(shí)間漂移。

如果頻率穩定性和精度至關(guān)重要，則晶體振蕩器是更好的選擇。切割成特定形狀的石英晶體可以以特定的諧振頻率振動(dòng)，并且該頻率對溫度變化非常穩定。如果在 PCB 中正確放置和連接，晶體振蕩器可以輸出從 kHz 到 MHz 的穩定頻率。

任何使用時(shí)鐘的數字系統都存在設計挑戰。在 PCB 中尤其如此，其中寄生電容和信號反射等問(wèn)題會(huì )降低信號完整性。其中一些設計問(wèn)題在高頻下變得更加緊迫。幸運的是，有一些設計策略有助于保持設計中的信號完整性。

最小化傳播延遲和時(shí)鐘偏差

邏輯電路中的開(kāi)關(guān)，尤其是 TTL 和 CMOS 邏輯器件，會(huì )導致傳播延遲在時(shí)鐘輸出的下游累積。雖然這往往是納秒級的，但它變得與高頻電路中的時(shí)鐘脈沖寬度相當。

無(wú)論設備中使用的時(shí)鐘如何，都可能發(fā)生時(shí)鐘偏差。當時(shí)鐘信號路由到各種電子元件時(shí)，走線(xiàn)長(cháng)度的變化會(huì )導致時(shí)間延遲累積。當時(shí)鐘偏移與傳播延遲相結合時(shí)，并行走線(xiàn)中的時(shí)鐘脈沖之間的不匹配可能會(huì )很?chē)乐亍?span>

時(shí)鐘偏差和傳播延遲可以通過(guò)調整信號走線(xiàn)的長(cháng)度來(lái)補償。應使連續組件之間的差分走線(xiàn)長(cháng)度相等，以最大限度地減少時(shí)鐘偏差。某些平行走線(xiàn)可能包含不同數量的組件，在您的印刷電路板上放置走線(xiàn)時(shí)，應考慮每個(gè)組件的傳播延遲。

通過(guò)匹配并行走線(xiàn)避免時(shí)鐘偏移

地平面放置

一些 PCB 設計人員可能傾向于直接在接地平面上運行電源和信號走線(xiàn)。不建議這樣做，因為不正確的接地平面放置會(huì )導致您的時(shí)鐘電路用作天線(xiàn)。該電路不僅容易受到外部 EMI 的影響，而且該電路還會(huì )產(chǎn)生 RF 輻射，從而在附近的其他電路中引起 EMI。

對于特定的時(shí)鐘頻率，地平面的厚度僅為 1/2 波長(cháng)。由于晶體振蕩器是一個(gè)真正的寬帶電流源，時(shí)鐘信號及其返回電流都包含一個(gè)高頻分量帶。如果允許這些電流流過(guò)接地層，則您剛剛創(chuàng )建了一個(gè)中心饋電貼片天線(xiàn)。

如果時(shí)鐘信號頻帶與地平面諧振頻率之一重疊，則地平面中會(huì )產(chǎn)生強電流。但是，如果將電源層和接地層分開(kāi)，高頻電流環(huán)路引起的輻射會(huì )減少。這也將降低對外部 EMI 的敏感性。

接地層和電源層分開(kāi)以減少 EMI

使用正確的電容器

可以通過(guò)使用兩個(gè)電容器來(lái)保持來(lái)自晶體振蕩器的信號完整性。一個(gè)應該連接在高壓引腳和地平面之間，另一個(gè)連接在地引腳和地平面之間。您需要將電容器與您選擇的特定晶體相匹配。不同的振蕩器型號所需的電容也不同，即使是同一制造商也是如此。

您的晶體振蕩器將包含負載電容規格（通常為 20 到 50 pF），您可以使用它來(lái)確定與晶體一起使用的電容器。每個(gè)電容器應該是負載電容值的兩倍，減去任何雜散電容。雜散電容值往往是幾個(gè) pF。當您在時(shí)鐘信號走線(xiàn)和電路板上的其他 IC 之間建立連接時(shí)，不要忘記包括旁路電容器。

避免時(shí)鐘信號線(xiàn)上的過(guò)孔

過(guò)孔可以作為走線(xiàn)中的電容或電感不連續點(diǎn)。這意味著(zhù)承載時(shí)鐘信號的走線(xiàn)可能會(huì )從過(guò)孔反射并導致信號完整性問(wèn)題。如果可能，建議不要通過(guò)過(guò)孔路由晶體振蕩器產(chǎn)生的高頻信號。如果必須使用通孔以保持形狀因數，則走線(xiàn)和通孔必須阻抗匹配以防止反射。

通孔和走線(xiàn)之間的阻抗匹配可以通過(guò)最小化或消除通孔中的短截線(xiàn)來(lái)實(shí)現。未使用的短截線(xiàn)就像一條未端接的傳輸線(xiàn)，其諧振頻率附近的信號顯著(zhù)下降。短樁通常沒(méi)有任何有用的用途，可以通過(guò)背鉆去除。然而，背鉆需要額外的制造步驟并且會(huì )增加制造成本。