數字系統設計

2021-06-24

數字系統設計

創(chuàng )建新數字系統的設計流程是業(yè)內眾所周知的流程。但是，初學(xué)者工程師可能會(huì )發(fā)現設計復雜的數字系統很困難，尤其是在涉及系統方法和面向團隊的組織時(shí)，簡(jiǎn)單的臨時(shí)技術(shù)無(wú)效。本文將討論系統的數字系統設計，同時(shí)展示數字系統的基本概念，以簡(jiǎn)化對技術(shù)感興趣的人的過(guò)程。

模擬與數字系統

首先，讓我們討論模擬信號和數字信號之間的區別，以便我們了解數字系統的優(yōu)勢，證明其在當今技術(shù)中的廣泛使用是合理的。 

模擬信號 

模擬信號的幅度值連續分布在電壓或電流范圍內。這意味著(zhù)信號電平可以采用任何值。此外，時(shí)間分布也是連續的，因此在任何給定時(shí)間點(diǎn)都有信息。因此，模擬信號可以以非常直接的方式提供信息：例如，熱電偶的電壓值可以與溫度直接相關(guān)，無(wú)需進(jìn)一步編碼。然而，模擬信號難以處理和計算。 

圖 1：模擬信號

數字信號

另一方面，數字信號的幅度離散地分布在有限的值范圍內。在現代系統中，此幅度僅限于兩個(gè)級別，對應于邏輯 0 和 1。此外，時(shí)間是離散的，這意味著(zhù)信息只能以最小時(shí)間間隔的整數倍變化，稱(chēng)為時(shí)鐘。這允許通過(guò)每個(gè)時(shí)鐘僅進(jìn)行一次測量來(lái)訪(fǎng)問(wèn)信號中包含的所有信息。 

圖 2：數字信號 

數字信號的優(yōu)勢 

從某種意義上說(shuō)，數字信號也是模擬信號。不同之處在于信息的存儲方式。因為數字信號只有兩個(gè)電平，我們可以建立一個(gè)信息閾值：如果幅度高于閾值，則認為是 1，如果低于閾值，則解釋為 0。這允許應用布爾邏輯，這比處理模擬信息所需的微積分要容易得多。因此，使用數字信號可以簡(jiǎn)化系統的硬件和計算過(guò)程。

此外，由于精確的幅度水平不再重要（僅與閾值進(jìn)行比較），因此信號幾乎不受硬件退化的影響，例如外部噪聲、溫度、老化等。

因此，數字信號更容易設計，可以使用相同的硬件以不同的方式進(jìn)行編程，更經(jīng)濟、靈活、處理速度更快、更容易設計，并且可以縮小到非常小的集成電路，填充單個(gè)芯片數以百萬(wàn)計的邏輯門(mén)。

信號兼容性

數字系統最重要的參數之一是要使用的信號的邏輯電平標準。這很重要，因為系統中的每個(gè)組件都應該相互兼容，以確保正常運行。業(yè)界主要有五種標準：5 V TTL、5 V CMOS、3.3 V LVTTL、2.5 V CMOS和1.8 V CMOS。 

每個(gè)標準定義了定義信號邏輯值的電壓幅度。有兩種規格：輸入邏輯電平（VIL、VIH）和輸出邏輯電平（VOL、VOH）。在數字組件中，輸入電壓低于 VIL 時(shí)視為零，高于 VIH 時(shí)視為一。在輸出中也會(huì )發(fā)生同樣的情況，其中低于 VOL 的電壓被認為是零，高于 VOH 的被認為是 1。通常，VOH > VIH 和 VOL < VIL，以確保下一個(gè)組件正確解釋一個(gè)組件的輸出電壓。

為了理解兼容性，讓我們考慮下面的情況，其中 2.5V CMOS 電路與 5V TTL 電路級聯(lián)。2.5V CMOS電路的最小輸出1為VOH = 2.3 V，高于5V TTL電路的最小輸入1。邏輯零也是如此，CMOS 輸出低于 VOL = 0.2 V，TTL 輸入低于 VIL = 0.8 V。因此，組件在此配置中是兼容的。 

圖 3：幾種標準的電壓等級 

數字設計范式 

數字系統遠沒(méi)有模擬系統那么復雜。然而，這并不意味著(zhù)設計在現實(shí)生活中很容易。對于小型系統，工程師和業(yè)余愛(ài)好者即使在沒(méi)有系統組織的情況下使用“動(dòng)態(tài)”設計方法也可以獲得良好的結果。然而，對于大型系統，尤其是涉及專(zhuān)業(yè)團隊的大型系統，忽略良好實(shí)踐、分層設計技術(shù)以及系統規劃、文檔和溝通變得不切實(shí)際。 

特設數字設計 

Ad hoc設計通常是電路設計的初學(xué)者方法。它基本上是“動(dòng)態(tài)設計”范式，其中問(wèn)題在本地解決并在發(fā)現時(shí)隔離，而不考慮整個(gè)設備。盡管這種技術(shù)可以在簡(jiǎn)單的電路中工作，但它無(wú)法管理復雜的系統，因為針對孤立問(wèn)題設計的解決方案通常無(wú)法系統地產(chǎn)生最佳行為。此外，這種范式很難應用于基于團隊的項目，因為模塊之間的通信和兼容性是不切實(shí)際的。 

分層設計 

分層設計包括首先觀(guān)察整個(gè)項目，然后將其劃分為子模塊。然后單獨設計每個(gè)子模塊，并將其視為“黑匣子”?，F在，每個(gè)問(wèn)題都可以單獨解決，但是為了兼容性和效率，模塊之間的接口應該按照標準設計。 

在基于團隊的設計中，每個(gè)模塊可以由不同的人或小組設計。在這個(gè)階段，通信是避免兼容性問(wèn)題的基礎。此外，每個(gè)模塊的 I/O 應遵循先前建立的標準，這些標準可能因項目而異。 

圖 4：分層設計框圖

Gajski-Kuhn 圖

Gajski-Kuhn Chart 或 Y-Chart 表示數字系統的硬件設計水平和觀(guān)點(diǎn)。它由五個(gè)層次（由圓圈表示）和三個(gè)視角（由箭頭表示）組成。每個(gè)圓圈描述一個(gè)抽象級別，每個(gè)箭頭描述一種查看電路的方式。抽象級別沿箭頭方向增加。  

 

圖 5：Gajski-Kuhn 圖

在級別上下文中，電路設計可以采用兩種方法：自頂向下方法和自底向上方法。自上而下的設計從較高的抽象級別（系統）到較低的級別（開(kāi)關(guān)）。自下而上的方法則相反。 

自上而下：這種方法從更高的抽象層次，系統圈開(kāi)始?；旧?，它從系統塊的定義開(kāi)始，根據行為、結構和/或幾何形狀對其進(jìn)行定義和描述。然后，從下一個(gè)抽象層將模塊劃分為子系統，這些子系統是創(chuàng )建主模塊所必需的。該過(guò)程一直持續到設計到達較低級別的塊。這種方法提供了更全面的設計視圖，更容易保持模塊之間的一致性，并更容易專(zhuān)注于設計目標，這在主要塊中進(jìn)行了描述。

 

圖 6：自上而下的方法

自下而上：另一方面，這種方法從設計的基本單元開(kāi)始，即第一抽象層次的子模塊，即開(kāi)關(guān)。然后從較低到較高的抽象級別執行設計，最終到達主系統塊。這種方法更適用于可用于構建第一個(gè)塊的技術(shù)有限的情況，并且應首先設計系統的第一個(gè)塊以避免達到可用技術(shù)無(wú)法滿(mǎn)足的規格。

圖 7：自下而上的方法 

混合方法：可能是業(yè)界最常用的方法。較低級別由可用的半導體技術(shù)定義，因此它們是使用自底向上的方法設計的。但同時(shí)，更高層次的抽象也是采用自頂向下的方法設計的。最后，兩個(gè)設計流程相遇，完成項目。

盡管存在三種不同的視角（行為、結構和幾何），但設計流程可以在此過(guò)程中在視角之間切換。例如，自頂向下的設計可以從系統級的行為視角開(kāi)始，到達寄存器傳輸級時(shí)跳轉到結構視角。 

數字系統設計步驟

問(wèn)題定義 

問(wèn)題必須用一句話(huà)或幾句話(huà)來(lái)定義，讓團隊中的每個(gè)人都清楚項目的目標。例如：

“設計一個(gè)接受三個(gè)輸入并提供兩個(gè)輸出的邏輯端口：輸出 1 在輸入 1 和輸入 2 之間執行 AND 運算，輸出 2 在輸入 1 和輸入 3 之間執行 OR 運算。” 

功能規格 

使用邏輯語(yǔ)句創(chuàng )建描述系統行為的函數算法。在我們的簡(jiǎn)單示例中：

OUT1 = IN1 和 IN2

OUT2 = IN1 或 IN3 

框圖 

使用塊符號來(lái)描述信號流，因此每個(gè)塊是整個(gè)系統的不同模塊，應單獨設計。方塊圖還指定了每個(gè)方塊之間的關(guān)系。

圖 8：示例數字系統的框圖

結構設計

現在應該使用可用的技術(shù)來(lái)設計和表示每個(gè)塊。例如，微電子電路可用于設計將直接在硅上制造的塊，并且在實(shí)現可編程門(mén)陣列 (PGA) 時(shí)可以使用硬件描述語(yǔ)言。為了簡(jiǎn)化電路表示，中等規模集成 (MSI) 塊，例如多路復用器和編碼器。 

模擬和測試 

最后，可以對每個(gè)模塊和整個(gè)系統進(jìn)行仿真以驗證設計。為此，市場(chǎng)上有多種電子設計自動(dòng)化 (EDA) 程序。模擬后，可以制造和測試系統以進(jìn)行實(shí)際驗證。