24小時(shí)聯(lián)系電話(huà):18217114652、13661815404
中文
公司新聞
PCB 布局中的引腳交換和柵極交換
PCB 布局中的引腳交換和柵極交換
無(wú)論您的 PCB 設計有多少規劃，您都可能會(huì )發(fā)現自己在走線(xiàn)布線(xiàn)期間處于引腳交換的位置。在原理圖和布局之間移動(dòng)會(huì )給歧義留下空間，這取決于布線(xiàn)以最小化交叉。如果您發(fā)現您的設計是老鼠窩，可以通過(guò)在 PCB 中進(jìn)行引腳交換來(lái)清理它。
在組件數量較少的簡(jiǎn)單設計中，引腳交換可能不是那么重要。但是在具有高引腳密度組件的設備中，例如 FPGA 或微控制器，您的信號路由很快就會(huì )變成 PCB 布局中錯綜復雜的連接。
FPGA 引腳交換
片上系統設備的趨勢增加了FPGA的使用。使用 FPGA 技術(shù)，設計人員可以在他們的設備中實(shí)現幾乎所有基于邏輯的功能。FPGA 不是設計具有數百甚至數千個(gè)邏輯 IC 的系統，而是在單個(gè) IC 中提供相同的設計自由度。在 PCB 上成功集成 FPGA 的挑戰在于正確布線(xiàn)電源、接地、配置、時(shí)鐘和用戶(hù) I/O 信號。
將正確的走線(xiàn)連接到 PCB 上的 FPGA 可能是一項艱巨的任務(wù)。在 FPGA 端，引腳分配給硬件描述語(yǔ)言信號，形成在 FPGA 中實(shí)現的邏輯。引腳必須連接到正確的網(wǎng)絡(luò )，以便將其連接到 PCB 上的其他組件。當前的設備可以有超過(guò) 1500 個(gè)引腳，手動(dòng)執行引腳交換既耗時(shí)又容易出錯。
169針集成電路
如果不交換電路板上的其他組件，則無(wú)法交換某些 FPGA 引腳。例如，接地和 I/O 引腳、電源和 I/O 引腳或電源和接地引腳不應相互交換。如果您確實(shí)在布局中進(jìn)行了這些交換，則需要對其他電路板進(jìn)行重新設計。值得慶幸的是，一款帶有內置規則檢查的優(yōu)秀設計軟件可以防止這種錯誤。
然而，一組內的 I/O 引腳可以相互交換，這可能有助于清理您的 PCB 設計。在開(kāi)始隨意交換 I/O 引腳之前要小心。某些引腳可能是差分對的一部分，這些引腳只能與另一個(gè)差分對交換。雖然某些引腳具有雙向功能，但它們可以在原理圖上配置為單獨的輸入或輸出。輸入引腳不應與輸出引腳互換，反之亦然。
門(mén)交換
由于可能需要 FPGA 和其他組件與外部邏輯 IC 接口，因此可能還需要門(mén)交換來(lái)清理您的 PCB 設計。柵極交換可能涉及重新安排到 IC 上不同引腳的走線(xiàn)布線(xiàn)，甚至將 IC 交換為具有不同引腳布局的 IC。這兩種策略都有助于最大程度地減少交叉并清理您的信號軌跡。
門(mén)交換只能在單個(gè)封裝中具有可互換器件的芯片中進(jìn)行。兩個(gè)很好的例子是 74xx00 四 NAND 封裝和 CD4000 三輸入 NAND 封裝。這些芯片在單個(gè)封裝中具有多個(gè)相同的器件，因此您可以將走線(xiàn)移動(dòng)到不同的柵極，而不會(huì )影響整體設計。
將一個(gè) IC 換成不同的 IC 是另一種野獸。不同的 IC 可能具有不同的引腳布局，可讓您解開(kāi)走線(xiàn)。如果您必須更換 IC，電氣輸入和輸出電平應與兩種 IC 封裝兼容。例如，更換您的 IC 可能會(huì )導致新的扇出值，如果下游驅動(dòng)太多門(mén)，則可能無(wú)法進(jìn)行交換。交換同一邏輯系列（TTL 或 CMOS）內的 IC 也很重要。
在不犧牲性能的情況下交換邏輯 IC 需要一個(gè)具有預定義電氣特性和引腳布局的綜合組件。通過(guò)使用不同的 IC 進(jìn)行引腳交換時(shí)要小心。您需要注意新 IC 中的扇入和扇出、傳播延遲以及電源和接地引腳放置等問(wèn)題。不同的傳播延遲在高速設備中尤為重要。
DIP 封裝的邏輯 IC。
在低功率器件中，邏輯 IC 上的引腳交換可以通過(guò)降低邏輯門(mén)上的電容負載來(lái)降低功耗。應交換引腳，以便承載最高頻率信號的走線(xiàn)連接到具有最低容性負載的引腳。這在使用非對稱(chēng)邏輯門(mén)時(shí)尤為重要。