您應該在 PDN 中使用什么目標阻抗？

2021-07-10

您應該在 PDN 中使用什么目標阻抗？

在討論高速設計中的電源完整性時(shí)，其他出版物中的許多人經(jīng)常提到目標阻抗的概念。有些設計足夠簡(jiǎn)單（也足夠慢），您可以采用“設置后忘記”的方法來(lái)設計功能原型；只要您遵循一些一般準則，電源完整性通常會(huì )得到保證，并且可以對設計進(jìn)行微調以使其達到生產(chǎn)水平。對于更高級的設計，或者如果您正在微調存在電源完整性問(wèn)題的新板，目標阻抗是您設計中應該考慮的真正考慮因素。

我被問(wèn)到的一個(gè)問(wèn)題很簡(jiǎn)單，但我們中許多寫(xiě)電源完整性的人都忽略了這個(gè)問(wèn)題：特定設計或組件的目標阻抗應該是多少？這是一個(gè)公平的問(wèn)題，一些 SI/PI 指南只會(huì )告訴您將目標阻抗設置在 1 到 100 mOhm 之間。更好的選擇是計算目標阻抗，以確保不會(huì )過(guò)度設計或設計不足 PDN。計算目標阻抗后，您還需要計算測量（或模擬）阻抗與測量阻抗的偏差。我們將在本文中探討這兩點(diǎn)。

如何計算目標阻抗

您不應在 PDN 中使用單一的目標阻抗值。盡管在確定合適的目標阻抗時(shí)需要考慮多個(gè)因素，但并非所有這些因素都會(huì )在您的設計中優(yōu)先考慮。設置目標 PDN 阻抗的目的是確保數字 IC 或高頻模擬電路中的開(kāi)關(guān)事件不會(huì )在 PDN（電源和接地反彈）上產(chǎn)生過(guò)大的瞬態(tài)振蕩。

請記住，在討論地彈跳和電源彈跳時(shí)，IC 中的開(kāi)關(guān)信號會(huì )將電流脈沖吸入 PDN，這會(huì )激發(fā)相關(guān) IC 上看到的電源總線(xiàn)電壓的瞬態(tài)振蕩（電源彈跳）并產(chǎn)生高頻在 IC 的輸出上看到的瞬態(tài)振蕩（地彈）。如果您查看上面鏈接的文章，您會(huì )看到一個(gè)很好的測量示例，它顯示了同一示波器軌跡中的兩種效應。

由于我們知道流入 PDN 的電流會(huì )在 PDN 的輸出端口上產(chǎn)生一些電壓波動(dòng)，因此我們可以通過(guò)歐姆定律將流入 PDN 的電流與 PDN 的阻抗和主電源總線(xiàn)上的電壓擾動(dòng)聯(lián)系起來(lái)：

本質(zhì)上，如果您測量電源總線(xiàn)上相對于 PDN 參考平面的電壓，您將測量標稱(chēng)直流電壓加上 ΔV。我使用 Δ 符號來(lái)表示這些是波動(dòng)，或者更確切地說(shuō)是隨時(shí)間變化的值。由于電源總線(xiàn)在開(kāi)關(guān)過(guò)程中會(huì )吸收一些 ΔI，而我們想要最小化 ΔV，因此我們還需要最小化 ZPDN。

這比僅僅查看單個(gè)大型 IC 更復雜。一些數字設計可以將多個(gè)大型 IC 連接到多個(gè)電壓電平，每個(gè)電平的總線(xiàn)與其他組件共享，這些組件也可能以快速脈沖方式汲取電流。因此，我們需要考慮 PDN 的結構，以獲得對目標阻抗的合理估計。最好的選擇是將系統視為多端口 PDN。

關(guān)于多端口 PDN？

多端口 PDN 通常有 1 個(gè)輸入和 N 個(gè)輸出連接到主電源總線(xiàn)，因此您有一個(gè)Z 參數矩陣而不是單個(gè) PDN 阻抗值。反過(guò)來(lái)說(shuō)，您甚至可以擁有一個(gè)具有多個(gè)功率級別的 IC（參見(jiàn)下面的 BGA 組件），每個(gè)級別都需要自己的總線(xiàn)和穩壓器。通過(guò)這種方式，從技術(shù)上講，您的 PDN 中有多個(gè)小節，每個(gè)小節都需要大量解耦。

該 IC 接收兩種不同電壓的電源，每種電壓都需要不同的總線(xiàn)來(lái)提供電流。

上面的歐姆定律方程現在可以寫(xiě)成矩陣方程，將在每個(gè)輸出端口測得的電壓與流入每個(gè)端口的電流相關(guān)聯(lián)。然后，您必須反轉這個(gè)方程來(lái)求解給定容許紋波和電流的阻抗矩陣 [Z]。

常見(jiàn) PDN 拓撲涉及電源總線(xiàn)上的多個(gè) IC 或子電路。

顯然，我們可以花一整篇文章（或更多）來(lái)進(jìn)行整個(gè)轉換。但是，如果您意識到在 PDN 中的 1 個(gè)端口產(chǎn)生的紋波通過(guò)基爾霍夫電壓定律疊加到 PDN 中的所有其他端口，您可以通過(guò)以下過(guò)程找到最小紋波值和目標阻抗：

計算在每個(gè)端口看到的允許紋波

使用進(jìn)入 PDN 的總預期電流

使用步驟 1 中的最小紋波值和步驟 2 中的總電流來(lái)計算目標阻抗 

這里的想法很簡(jiǎn)單；只需在整個(gè) PDN 中使用目標阻抗的下限作為您的設計目標，而不是試圖將 Z 參數矩陣中的每個(gè)條目設計為具有特定值。

計算 ΔV 和 Z

我們現在回到這個(gè)對話(huà)的關(guān)鍵：計算 ΔV 的允許值的最佳方法是什么？對于 PDN 模型上的給定端口，您可以通過(guò)幾個(gè)選項來(lái)設置目標阻抗：

查看 IC 上的內核電壓電平，并使用一些安全系數計算內核允許噪聲容限內的允許波動(dòng)。

對于高精度應用，請考慮查看施加在輸出上的抖動(dòng)。這在沒(méi)有測量的情況下更難確定，可能約為 1 ps/mV。高精度應用可能需要遠低于 100 ps 的抖動(dòng)來(lái)確保精度（例如，激光雷達測距和成像）。

計算由于切換期間流入緩沖電路的電流引起的任何輸出上的電壓波動(dòng)。為此，您需要組件數據表中的引腳電感值以及任何返回至 GND 的過(guò)孔的電感。

接下來(lái)，假設您知道高態(tài)和低態(tài)的電流水平，您現在可以使用確定的紋波和進(jìn)入 PDN 的最大電流，根據歐姆定律確定目標阻抗：

電源總線(xiàn)上單個(gè)電壓電平的目標阻抗。

這是您在設計中可以達到的目標阻抗的一個(gè)相當保守的值。這是因為您使用的是最大瞬態(tài)電流，而大多數其他指南會(huì )規定取該值的任意 50%。這整個(gè)過(guò)程也避免了不必要的準確。通常，如果您想根據歐姆定律計算目標阻抗，則需要使用卷積（在時(shí)域中）來(lái)獲得阻抗脈沖響應，然后進(jìn)行傅立葉變換以獲得目標阻抗譜。相反，上述過(guò)程不需要任何積分！

一旦確定了需要在 PDN 中使用的目標阻抗，您就可以使用Altium Designer ? 中最好的 PCB 布局工具來(lái)定義正確的層堆棧、PCB 布局、電容放置等等。當您需要評估 PCB 布局中的電源完整性和 EMI 時(shí)，Altium Designer 用戶(hù)可以使用EDB 導出器擴展將設計導入 Ansys 場(chǎng)解算器并執行一系列 SI/PI 仿真。