了解采樣和保持電路

2022-05-19

了解采樣和保持電路

采樣和保持電路是一種模擬設備，它獲取不斷變化的模擬信號的電壓并將其保持在一致的電平一段時(shí)間。采樣和保持電路通常用于在模數轉換器 (ADC) 中濾除輸入信號中的異常，這可能會(huì )損害轉換。在典型的采樣保持電路中，電容器保持電荷，并且至少增加一個(gè)開(kāi)關(guān)器件，例如場(chǎng)效應晶體管開(kāi)關(guān)，并且通常增加一個(gè)運算放大器（運算放大器）。最簡(jiǎn)單的采樣保持電路原理圖如圖 1 所示。

圖 1：最簡(jiǎn)單的采樣保持電路 

Vs：輸出信號

C：電容器

S：作為開(kāi)關(guān)工作的 MOS 晶體管

Va：輸入信號 

時(shí)鐘脈沖激活開(kāi)關(guān) (S)。根據時(shí)鐘脈沖，輸入信號被采樣或保持為最近采樣的值。當時(shí)鐘脈沖為高電平時(shí)對輸入信號進(jìn)行采樣，并在時(shí)鐘脈沖為低電平時(shí)保留這些值。該電路可以在兩種模式下工作，這取決于采樣和保持時(shí)鐘信號的邏輯電平。時(shí)鐘切換的輸入脈沖和電路的輸出如下圖所示。

圖 2：開(kāi)關(guān)時(shí)鐘脈沖和電路輸出

為什么需要采樣和保持電路？ 

如果 ADC 的輸入模擬電壓擺動(dòng)超過(guò) ± 1/2 LSB，則輸出數字值可能是錯誤的。為了使 ADC 高效工作并提供正確的結果，輸入源的模擬電壓應在轉換期間保持恒定。響應采樣命令，輸入模擬信號由采樣保持電路采樣并存儲輸出值，直到接收到下一個(gè)采樣命令。 

采樣和保持電路的類(lèi)型 

用于采樣和存儲數據的電路有多種設計和尺寸。我們將討論一些采樣和保持電路。值得注意的是，以下每個(gè)電路都使用 JFET 作為開(kāi)關(guān)。在電路中，JFET 在采樣時(shí)間內打開(kāi)，在此期間保持電容中的電荷達到最大值，不能超過(guò)輸入信號。當采樣周期結束時(shí)，JFET 關(guān)斷，保持電容與輸入信號斷開(kāi)。通過(guò)斷開(kāi)電容，確保輸出與輸入電壓保持一致，并且不隨輸入信號的變化而變化?？赡苁潜３蛛娙輧啥说碾妷壕哂械蛪翰畈⑶沂褂眠@兩個(gè)緩沖器來(lái)補償的情況，一個(gè)在輸出端，另一個(gè)在輸入端。 

第一種采樣保持電路如下圖所示，稱(chēng)為開(kāi)環(huán)電路。

圖3：開(kāi)環(huán)式采樣保持電路 

由于這是一個(gè)開(kāi)環(huán)電路，因此它被認為是比其他閉環(huán)電路更快的采樣和保持電路。由于該電路中沒(méi)有反饋（閉環(huán)配置），因此它比閉環(huán)電路更快。另一方面，閉環(huán)設計通過(guò)反饋產(chǎn)生更高的精度。對于采樣和保持電路，采集時(shí)間是一個(gè)關(guān)鍵因素，必須盡可能短。采集時(shí)間主要取決于三個(gè)因素；(i) OpAmp 壓擺率，(ii) 達到的最大輸出電流，以及 (iii) RC 時(shí)間常數，其中 C 代表保持電容，R 代表導通電阻。 

下面的反饋回路電路是前一個(gè)的改進(jìn)變體。因為 JFET 的導通電阻包含在反饋回路中，所以其他兩個(gè)參數決定了采集時(shí)間。

圖 4：閉環(huán)采樣保持電路 

通過(guò)提供電壓增益，以下電路表現出色。要計算電路的電壓增益，可以使用反饋電阻器 (Rf) 和輸入電阻器 (R1)（電壓增益的公式如下所示）。

A = 1 + (Rf / R1)

圖 5：閉環(huán)采樣和保持電壓增益電路 

最后一個(gè)電路比前一個(gè)電路提供了一些優(yōu)勢。最重要的變化是保持電容的位置，這導致 的同相端電壓相等，電容兩端的電壓除以放大器的增益。因此，保持電容充電更快，從而導致更快的采集時(shí)間。

圖 6：具有同相端子的閉環(huán)采樣和保持電壓增益電路

采樣和保持電路操作 

下面顯示了一個(gè)典型的采樣和保持操作電路，以及實(shí)際的組件。 

如上面的電路設計所示，使用了一個(gè)電容器、一個(gè)運算放大器和一個(gè) N 溝道 JFET。2N4339 晶體管的柵極端子連接到命令輸入（PWM 輸入）。為了控制 JFET 的操作，二極管 1N4007 連接在 JFET 和命令輸入之間。 

該電路中使用的 JFET 是具有高增益的低噪聲 N 溝道 JFET。JFET 的導通取決于柵源電壓，它僅在該電壓在 -0.3V 和 -50V 之間時(shí)導通（此 JFET 的最大值為 50）。對于本電路，脈沖值設置為 15V，命令輸入值的開(kāi)始設置為 -15V。當命令輸入電壓為負時(shí)，二極管正向偏置，推動(dòng)晶體管導通，反之亦然。 

該電路需要一個(gè)電壓跟隨器電路，在這個(gè)電路中是一個(gè)運算放大器（741），因為這個(gè)運算放大器具有低輸出阻抗和高輸入阻抗。當輸入信號具有低電流時(shí)使用電壓跟隨器，因為它可以為后續步驟提供足夠的電流。 

當命令輸入為高電平時(shí)，晶體管關(guān)閉，電容器開(kāi)始充電至最大值。此操作將在晶體管導通狀態(tài)期間存儲輸入信號的樣本。當命令輸入為低電平時(shí)，晶體管作為開(kāi)路開(kāi)關(guān)運行，這導致電容器具有高阻抗，從而防止放電并允許電荷長(cháng)時(shí)間存儲，這稱(chēng)為保持期。每個(gè) S/H 電路都需要一些時(shí)間來(lái)對輸入信號進(jìn)行采樣，這段時(shí)間稱(chēng)為采樣周期。 

性能參數 

采樣和保持電路的質(zhì)量使用不同的因素進(jìn)行測量，包括非線(xiàn)性、增益誤差、輸入失調電壓和其他放大器特定的指標。另一方面，采樣和保持電路具有一些顯著(zhù)特征。所有這些特性都可用于評估器件在保持模式下的操作以及從采樣到保持模式的轉換過(guò)程中的性能。下圖可以幫助我們更好地理解這些品質(zhì)。

采集時(shí)間（tac）：

在采樣期間，采集時(shí)間是保持電容中的電荷達到接近輸入電壓的水平所需的時(shí)間。它受三個(gè)因素影響：

RC 時(shí)間常數是用于計算時(shí)間長(cháng)度的常數

Op-Slew-Rate Amp's 是晶體管中的晶體管中的晶體管中的晶體管中的晶體管的速率

運算最大放大器的輸出電流 

光圈時(shí)間： 

這是保持命令開(kāi)始和 VO 監控 Vi 之間的延遲?？珧寗?dòng)器和開(kāi)關(guān)電路的傳播延遲是這種延遲的最常見(jiàn)來(lái)源。保持命令必須提前一個(gè)孔徑時(shí)間啟動(dòng)，以獲得最佳時(shí)序。 

孔徑不確定度：

孔徑時(shí)間并不一致，并且因樣本而異。這種類(lèi)型的不確定性被稱(chēng)為孔徑不確定性。這將對保持指揮部的發(fā)展產(chǎn)生重大影響。 

保持模式穩定時(shí)間： 

應用保持命令后，輸出 (V O ) 在特定誤差帶百分比（0.01%、0.1% 或 1%）內的穩定時(shí)間稱(chēng)為保持模式穩定時(shí)間。

保持步驟： 

在從采樣模式切換到保持模式時(shí)，寄生電容可能會(huì )導致保持電容器和開(kāi)關(guān)之間發(fā)生意外的電荷轉移。這對電容器電壓和輸出電壓都有影響。保持步長(cháng)是輸出電壓和所需值之間的差值。 

饋通： 

在保持模式下，開(kāi)關(guān)的寄生電容可能會(huì )在 V I和 V O之間產(chǎn)生交流耦合。出現饋通現象，導致輸出電壓隨輸入電壓的變化而變化。

下垂： 

當漏電流使保持電容器兩端的電壓下降時(shí)，就會(huì )產(chǎn)生電壓下降。 

好處： 

傳統 SH 電路的主要優(yōu)勢在于它可以幫助獲取 ADC 值，同時(shí)保持采樣的模擬輸入電壓。

如果同時(shí)對來(lái)自所有通道的模擬樣本進(jìn)行采樣，則采樣和保持電路可以改善多通道 ADC 中不同通道之間的同步。

在多路復用電路中，可以使用 SH 電路來(lái)減少串擾。 

采樣保持電路的應用 

S/H 電路有多種用途。以下是此類(lèi)電路的一些應用：

模數轉換器 (ADC)

數字接口

操作用放大器

模擬信號解復用器

數據分發(fā)系統

多路復用器輸出被存儲。

脈沖調制系統 (PMS) 是一種脈沖調制系統

結論 

模數轉換器中的采樣和保持電路是一個(gè)簡(jiǎn)單的采樣和保持電路，它采用 MOSFET 和電容器，以及其他類(lèi)型的采樣和保持電路，一些影響采樣和保持電路性能的重要標準，以及采樣和保持電路應用。