24小時(shí)聯(lián)系電話(huà):18217114652、13661815404
中文
行業(yè)資訊
如何消除高速設計中的寄生電容
作為PCB設計人員，您可能知道另一種寄生蟲(chóng)-寄生電容。盡管您不必擔心電路中的生物寄生蟲(chóng)，但了解如何去除寄生電容可以幫助改善信號完整性和PCB設計中的性能。
什么是寄生電容？
寄生電容是一種現象，其中電路中的元素實(shí)際上不是電容器時(shí)，其行為就像電容器一樣。如果您重新審視電容器的基礎知識，則更容易理解寄生電容的概念。
電容器由被絕緣材料隔開(kāi)的兩個(gè)導電元件組成。當兩個(gè)導體都由差分電勢驅動(dòng)時(shí)，電荷會(huì )在兩個(gè)導體上累積。積累的電荷以電容C = q / V表示。
物理電容器是根據上述原理構造的，目的是在電路中蓄積電荷。然而，電容也可以存在于電路的元件之間，只要元件在要求的距離內以在它們之間形成電荷即可。
電路中形成的意外電容稱(chēng)為寄生電容。寄生電容會(huì )在兩個(gè)導體，焊盤(pán)，導體和相鄰的接地層之間，或者在滿(mǎn)足建立電荷標準的任何兩個(gè)元素之間產(chǎn)生。當電路的各個(gè)部分彼此靠近且處于兩個(gè)不同的電壓電平時(shí)，寄生電容的可能性最大。
導體之間的寄生電容是面積與距離的關(guān)系。
上圖顯示了電容如何在電路中的兩個(gè)導體之間形成。當導體置于不同的電位水平時(shí)，積累的電荷由以下公式確定：
C ＝（?×a）/ d，其中?是導體之間的絕緣體的介電常數。
寄生電容如何影響電路？
在高頻下，寄生電容會(huì )導致短路。
電路中很可能存在寄生電容，對于低頻設計，它不太可能引起任何重大問(wèn)題。但是，在高速設計中，寄生電容可能是一個(gè)主要問(wèn)題。
隨著(zhù)頻率的增加，電容器的行為發(fā)生變化，最終導致短路。當高速信號流經(jīng)其中一個(gè)元件時(shí)，您可以從寄生電容中得到相同的結果。
在放大器設計中，在輸入和輸出之間形成的寄生電容會(huì )導致有害的反饋。當在高頻下工作時(shí)，通常的開(kāi)路路徑會(huì )導通，并在放大器電路中引起不良振蕩或寄生振蕩。
寄生電容對于兩個(gè)相鄰的導體可能很麻煩。當一根導線(xiàn)傳輸高頻信號時(shí)，會(huì )向另一根導線(xiàn)引入串擾。較高的寄生電容會(huì )導致較高的EMI噪聲。
寄生電容不僅會(huì )產(chǎn)生干擾，而且還會(huì )影響信號本身的完整性。例如，寄生電容會(huì )在導體和接地層之間建立。在高頻下，兩個(gè)元件都會(huì )發(fā)生短路，并會(huì )改變導體上的信號。
如何消除寄生電容
去除內層接地層有助于減小寄生電容。
考慮到許多PCB設計中電路密度的持續增長(cháng)方式，因此不可能消除寄生電容。但是，您可以通過(guò)應用這些策略來(lái)降低其影響。
1.增加導體之間的間隙
如果可能，請在設計中的走線(xiàn)之間留出更大的間距。電容與導體之間的距離成反比。較大的間隙將減少寄生電容和交叉耦合等影響。
2.正確使用接地層
雖然建議使用內層接地層來(lái)減少雜散電感，EMI和散熱，但請記住，它也可能會(huì )增加寄生電容。在用接地層覆蓋整個(gè)內層之前，請考慮其優(yōu)缺點(diǎn)。
3.減少過(guò)孔
在構建緊湊的PCB時(shí)，過(guò)孔非常有用，但是過(guò)孔會(huì )引入大量的寄生電容。謹慎使用過(guò)孔，并盡量避免在高速走線(xiàn)上留下任何痕跡。