什么是差分對和差分信號

2021-10-12

什么是差分對和差分信號

差分對提供了一種路由高數據速率比特流的新方法，其中每個(gè)邊緣轉換通常具有非?？斓纳仙龝r(shí)間。高速設計中使用的差分協(xié)議是許多具有熟悉首字母縮略詞的通用信令標準的主要內容。USB、HDMI、以太網(wǎng)等都作為差分對布線(xiàn)，需要仔細的走線(xiàn)設計和布線(xiàn)。過(guò)去，這需要對差分對的長(cháng)度進(jìn)行多次手動(dòng)修正，以確保它們滿(mǎn)足長(cháng)度目標和阻抗容差。然而，較新的 CAD 軟件可以輕松地將這些要求編碼為設計規則，以確保準確的布線(xiàn)。

我們將提供差分信號行為和差分對功能的基本概述。這些信號類(lèi)型在高速信號協(xié)議中是標準的，但它們可能會(huì )出現在更簡(jiǎn)單的設備中，因此了解這些在 PCB布局中的布線(xiàn)方式非常重要。我們還將提供差分對阻抗的一些更具體的定義以及噪聲在差分對中的作用方式，希望新設計人員能夠更好地了解差分協(xié)議的重要性。

差分對和差分信號的基礎知識

差分對非常簡(jiǎn)單：它們由兩條并排布線(xiàn)的走線(xiàn)組成，并且在每條走線(xiàn)上承載大小相等、極性相反的信號。在高速數字協(xié)議中，數據通過(guò)阻抗控制的 PCB 中的單端走線(xiàn)發(fā)送；每條單獨的走線(xiàn)都設計成具有特定的阻抗。這是使用標準阻抗控制走線(xiàn)設計方法完成的，其中達到目標走線(xiàn)阻抗所需的寬度是在設計疊層并選擇路由差分對的層之后確定的。

差分信號不一定是特殊類(lèi)型的信號。用于承載數字數據的所有差分對仍將承載二進(jìn)制信息，或者可能使用更高級的協(xié)議（如 PAM4）一次承載多個(gè)位。標準數字跡線(xiàn)和差分信號之間的區別在于，差分信號以不同的方式恢復和解釋。

如果我們查看在差分對上傳播的信號，我們確實(shí)有兩個(gè)極性相反但幅度相同的信號。差分接收器讀取的信號電平就是兩個(gè)信號電壓之間的差值。這如下圖所示。

差分對上的差分信號通過(guò) PCB 接地層傳輸。

在上圖中，我們有一個(gè)差分對在統一的地平面上布線(xiàn)。假設它們作為阻抗控制微帶線(xiàn)在表面層布線(xiàn)，盡管完全相同的想法適用于內部層的帶狀線(xiàn)。使用差分信號運行的組件需要使用這兩個(gè)信號之間的差異來(lái)解釋接收器中的邏輯電平。請注意，各個(gè)信號電平（V1 和 V2）仍相對于 GND 參考進(jìn)行定義，GND 參考通常作為一個(gè)平面放置在走線(xiàn)下方。換句話(huà)說(shuō)，如果您真的愿意，您可以使用示波器測量線(xiàn)對每一側的接地信號。

這種傳輸數字數據的方法（作為一對走線(xiàn)上的一對相反極性信號）是高速協(xié)議（如 USB、以太網(wǎng)、DDR 時(shí)鐘和數據線(xiàn)）以及一些專(zhuān)有數字信號標準的標準。那么是什么讓差分對和差分信號如此成功，還有哪些挑戰？下表總結了一些重要的優(yōu)點(diǎn)和缺點(diǎn)：

讓我們看看 PCB 中的這些各種優(yōu)點(diǎn)和缺點(diǎn)，以及它們如何在布線(xiàn)和布局中表現出來(lái)。

共模噪聲抑制

無(wú)需任何濾波即可抑制共模噪聲的能力是差分對獨有的。共模噪聲抑制源于在差分對上測量?jì)蓚€(gè)信號之間的差異，這可以抵消某些條件下差分對上的任何噪聲。

下圖示意性地顯示了如何在差分對中實(shí)現共模噪聲抑制。如果噪聲在適當的偏斜容限內輸入接收器，則它可以被接收器消除。

如果在差分對的每一側具有相同的幅度，則可以消除差分對上接收到的共模噪聲。

對此的警告是，線(xiàn)對的每一側都必須接收到相同水平的噪聲。這可能發(fā)生在通過(guò)電纜自由空間布線(xiàn)的差分對上，因此這并非不可能發(fā)生。然而，這并不意味著(zhù)差分對不受 PCB 上的串擾影響。例如，如果您在差分對附近有一條單端走線(xiàn)，它可以通過(guò)開(kāi)關(guān)期間產(chǎn)生的磁場(chǎng)將串擾脈沖耦合到兩對差分對中。然而，串擾脈沖不會(huì )被線(xiàn)對中的兩條走線(xiàn)同等地接收；磁場(chǎng)強度。結果是噪聲不會(huì )在接收器處被消除，并且一些噪聲可能會(huì )留在線(xiàn)對的一側。

從線(xiàn)對發(fā)射的 EMI

差分對的一大優(yōu)點(diǎn)是它們發(fā)出的噪聲低。當成對中的兩條走線(xiàn)靠得更近時(shí)，它們在切換過(guò)程中產(chǎn)生的磁場(chǎng)相等且相反。只要兩個(gè)信號同相且幅度相同，它們產(chǎn)生的磁場(chǎng)就會(huì )相互抵消。請注意，生成的字段并非處處為零；這僅適用于沿線(xiàn)對之間的中心線(xiàn)。但是，該場(chǎng)會(huì )很低，并且會(huì )在附近的單端走線(xiàn)中產(chǎn)生較少的噪聲。

這是差分對更適合高數據速率通道的另一個(gè)原因。以高數據速率（Gbps 及更高）運行的串行協(xié)議將在每個(gè)位上具有非?？斓倪吘夀D換。因此，在這些快速邊沿轉換（高 dI/dt 事件）期間，線(xiàn)對中的每條跡線(xiàn)都將通過(guò)磁場(chǎng)發(fā)射強 EMI。對于這些快速邊沿速率信號，與附近導體相關(guān)的寄生電容可能會(huì )出現問(wèn)題，并且信號帶寬可能會(huì )跨越高 GHz 頻率。

差分對發(fā)射相等且相反的磁場(chǎng)，它們相互抵消，并且可以產(chǎn)生比具有相同 dI/dt 的單端信號更低的電感串擾。

盡管差分對可能會(huì )在附近的單端信號中產(chǎn)生較低的串擾，但它們會(huì )在附近的差分對中產(chǎn)生差模串擾。這就是仔細優(yōu)化差分對之間的間距很重要的地方。盡管差分對相對不受共模噪聲的影響，但它們并不不受差模噪聲的影響。在布線(xiàn)差分對時(shí)請記住這一點(diǎn)，并在對之間留出足夠的間距以確保它們之間的低噪聲耦合。

抗地面偏移

在可能在兩塊板之間交叉的長(cháng)鏈路中使用差分對的主要原因是它們對接地偏移的免疫力。AC 或 DC 的接地偏移可以被認為是共模噪聲；它是信號中的干擾，以相同的相位和幅度影響對的每一側。因此，也可以通過(guò)差分接收器來(lái)消除。當行進(jìn)信號穿過(guò)兩個(gè)不同接地區域之間的間隙時(shí)，兩個(gè)組件之間會(huì )出現阻抗不連續性。來(lái)自源的單端信號在負載上的電壓可能不同，因為每個(gè)區域的地電位不同。

如果您已正確創(chuàng )建 PCB 以支持高速組件和布線(xiàn)，則通過(guò)在設計中使用統一接地平面，您應該只在整個(gè)設計中具有統一的接地電位。盡管差分對可以承受 PCB 中不同接地之間的接地偏移，但以足夠高的頻率/速度運行以致于需要差分對的設計在任何情況下都應通過(guò)統一的接地平面進(jìn)行布線(xiàn)。

設計和路由差分對

由于標準計算協(xié)議中的差分信號和某些外圍設備以高邊緣速率運行，因此它們通常需要阻抗控制以防止波從差分對負載端反射。高速PCB設計中使用的所有差分對都需要調整差分對的兩側，以確保每個(gè)極性信號同時(shí)到達接收器。以下是使用差分對的一些基本設計技巧：

單端和差分阻抗：差分信號標準將指定一些應滿(mǎn)足的單端和差分阻抗要求，以防止反射并確保最大功率傳輸到接收器組件。

延遲或長(cháng)度匹配：線(xiàn)對中的走線(xiàn)長(cháng)度應在信號標準中定義的偏斜容限內匹配，盡管這可能相當大，對于某些標準來(lái)說(shuō)可能達到幾毫米。

一致的間距：我的觀(guān)點(diǎn)是，線(xiàn)對之間的間距應設置為不違反阻抗約束的最小值。這樣做的原因是它有助于確保發(fā)射的共模 EMI 盡可能低，并且有助于確保線(xiàn)對上接收到的共模噪聲，因為串擾在線(xiàn)對中的每條跡線(xiàn)上具有幾乎相同的幅度。

對于高速信號，還有其他考慮因素，例如信號帶寬和沿鏈路長(cháng)度的損耗，在選擇材料和組件時(shí)應予以考慮。最好的布線(xiàn)工具可以通過(guò)確保您的設計設置被編碼為設計規則來(lái)幫助您滿(mǎn)足這些要求，并且您將擁有提供阻抗計算和在您的 PCB 中應用長(cháng)度匹配部分的自動(dòng)化工具。