是什么導致PCB中的信號完整性問(wèn)題？

2020-04-05

PCB中信號完整性問(wèn)題的最重要原因可能是更快的信號上升時(shí)間。當電路和設備以中等的上升和下降時(shí)間在中低頻率下工作時(shí)，由于PCB設計而引起的信號完整性問(wèn)題很少出現。但是，當我們在較高（RF和更高）頻率下工作時(shí)，信號上升時(shí)間要短得多，因此，由于PCB設計而引起的信號完整性成為一個(gè)非常大的問(wèn)題。

一般而言，快速的信號上升時(shí)間和高信號頻率會(huì )增加信號完整性問(wèn)題。

為了進(jìn)行分析，我們可以將各種信號完整性問(wèn)題分為以下幾類(lèi)：

1、由于不受控制的線(xiàn)路阻抗規范而導致的信號劣化傳播延遲導致信號衰減

2、線(xiàn)路阻抗不連續而導致信號劣化信號衰減引起的信號衰減

3、一個(gè)導體上由于其他導體而產(chǎn)生的串擾

4、電和地面配電網(wǎng)引起的問(wèn)題

系統的EMI和輻射

由于線(xiàn)路阻抗不受控制而導致的信號衰減：

網(wǎng)絡(luò )上的信號質(zhì)量取決于信號跡線(xiàn)及其返回路徑的特性。在線(xiàn)路上運行期間，如果信號遇到線(xiàn)路阻抗的變化或不均勻，則會(huì )遭受反射而引起振鈴和信號失真。此外，信號上升時(shí)間越快，由不受控制的線(xiàn)路阻抗變化引起的信號失真就越大。

我們可以通過(guò)以下方法減少或消除線(xiàn)路阻抗變化，從而將反射引起的信號失真降至最低：

確保信號線(xiàn)及其返回路徑充當具有統一受控阻抗的統一傳輸線(xiàn)。

將信號返回路徑作為均勻平面放置在靠近信號層的位置。

確保受控阻抗信號線(xiàn)看到匹配的源阻抗和接收器阻抗–與信號線(xiàn)的特征阻抗相同。這可能需要在源極和接收器端添加適當的終端電阻。

由于其他阻抗不連續而導致的信號衰減：

正如我們前面提到的，如果信號在傳播過(guò)程中遇到阻抗不連續性，則會(huì )遭受反射而引起振鈴和信號失真。在遇到以下情況之一時(shí)，將發(fā)生線(xiàn)路阻抗不連續：

1、當信號在其路徑中遇到過(guò)孔時(shí)。

2、當信號分支成兩行或更多行時(shí)。

3、當信號返回路徑平面遇到不連續點(diǎn)（例如分裂）時(shí)。

4、當線(xiàn)根連接到信號線(xiàn)時(shí)。

5、當信號線(xiàn)在源端開(kāi)始時(shí)。

6、信號線(xiàn)在接收器端終止時(shí)。

7、當信號和返回路徑連接到連接器引腳時(shí)。

并且，信號上升時(shí)間越快，由阻抗不連續引起的信號失真就越大。

我們可以通過(guò)以下方法將由于線(xiàn)路阻抗不連續而導致的信號失真降至最低：

通過(guò)使用較小的微孔和HDI PCB技術(shù)，可將通孔和通孔短線(xiàn)造成的不連續影響最小化。

減少跟蹤存根的長(cháng)度。

當在多個(gè)位置使用信號時(shí)，以菊花鏈方式而不是多點(diǎn)分支方式路由走線(xiàn)。

源端和接收端的終端電阻合適。

使用差分信號和緊密耦合的差分對，它們本質(zhì)上更不受信號返回路徑平面中的不連續性影響。

確保在發(fā)生不連續的連接器處，信號線(xiàn)應盡可能短，信號返回路徑應盡可能寬。

由于傳播延遲導致的信號衰減：

信號在PCB上從源到接收器傳播時(shí)需要有限的時(shí)間。信號延遲與信號線(xiàn)長(cháng)度成正比，與特定PCB層上的信號速度成反比。如果數據信號和時(shí)鐘信號的總延遲不匹配，它們將在不同的時(shí)間到達接收器進(jìn)行檢測，這將導致信號偏斜；過(guò)度的偏斜會(huì )導致信號采樣錯誤。隨著(zhù)信號速度變得越來(lái)越高，采樣率也越來(lái)越高，可允許的偏斜變得更小，從而更容易出現由于偏斜引起的誤差。

提示：信號延遲匹配（主要是走線(xiàn)長(cháng)度匹配）可以很大程度地減少一組信號線(xiàn)中的偏斜。

由于信號衰減而導致的信號劣化：

由于傳導走線(xiàn)電阻（由于趨膚效應而在較高頻率下增加）和介電材料耗散因數Df引起的損耗，信號在PCB線(xiàn)路上傳播時(shí)會(huì )遭受衰減。這兩個(gè)損耗都隨頻率增加而增加，因此，信號的較高頻率分量將比較低頻率分量遭受更大的衰減。這會(huì )導致信號帶寬的減少，進(jìn)而由于信號上升時(shí)間的增加而導致信號失真；信號上升時(shí)間過(guò)長(cháng)會(huì )導致數據檢測錯誤。

提示：當信號衰減是一個(gè)重要的考慮因素時(shí)，必須選擇正確類(lèi)型的低損耗高速材料并適當控制走線(xiàn)幾何形狀，以很大程度地減小信號損耗。

串擾噪聲引起的信號衰減：

信號線(xiàn)或返回路徑平面上的快速電壓或電流轉換可能會(huì )耦合到相鄰的信號線(xiàn)上，從而在串擾附近產(chǎn)生有害信號，并在相鄰信號線(xiàn)上產(chǎn)生開(kāi)關(guān)噪聲。由于互電容和互電感而發(fā)生耦合。在均勻的傳輸線(xiàn)中，電容和電感耦合的相對數量是可比較的。如果傳輸線(xiàn)不連續，通常電感耦合起主導作用，并導致開(kāi)關(guān)噪聲。與往常一樣，更快的上升時(shí)間信號會(huì )產(chǎn)生更多的串擾和開(kāi)關(guān)噪聲。

串擾和開(kāi)關(guān)噪聲可通過(guò)以下方法降低：

增加相鄰信號線(xiàn)之間的間隔。

使信號返回路徑盡可能寬，并且像均勻平面一樣均勻，并避免分割返回路徑。

使用較低介電常數的PCB材料。

使用差分信號和緊密耦合的差分對，它們本質(zhì)上更不受串擾影響。

由于電源和地面分配網(wǎng)絡(luò )而導致的信號衰減：

電源和接地導軌或路徑或平面的阻抗非常低，但阻抗非零。當設備的輸出信號和內部門(mén)切換狀態(tài)時(shí)，通過(guò)電源和接地軌/路徑/平面的電流會(huì )發(fā)生變化，從而導致電源和接地路徑中的電壓下降。這將降低設備電源和接地引腳之間的電壓。此類(lèi)情況的頻率越高，信號轉換時(shí)間越快，同時(shí)線(xiàn)路切換狀態(tài)的數量越多，電源和接地軌兩端的電壓下降幅度就越大。這將減少信號的噪聲余量，如果過(guò)多，則會(huì )導致設備故障。

為了減少這些影響，配電網(wǎng)絡(luò )的設計必須盡量減小電源系統的阻抗：

電源平面和接地平面應盡可能靠近在一起，并盡可能靠近PCB表面。

在電源和接地軌之間應使用多個(gè)低電感去耦電容器，并且應將它們放置在盡可能靠近器件電源和接地引腳的位置。

使用短引線(xiàn)的設備包裝。

使用薄的高電容芯線(xiàn)用于電源和接地可顯著(zhù)增加電容，并降低電源和接地軌之間的阻抗。

由于EMI而導致的信號衰減：

EMI隨頻率和信號上升時(shí)間的增加而增加。對于單端信號電流，輻射遠場(chǎng)強度隨頻率線(xiàn)性增加，對于差分信號電流，輻射遠場(chǎng)強度隨頻率線(xiàn)性增加。