智能ADC選擇可以簡(jiǎn)化和改進(jìn)設計

2022-05-17

智能ADC選擇可以簡(jiǎn)化和改進(jìn)設計

今天有很多獨立和集成的模數轉換器可用。哪種ADC最適合您的應用？采樣率或架構類(lèi)型有多重要？如何選擇具有成本效益和時(shí)間效率的ADC？

轉換器統治著(zhù)嵌入式系統的世界，因為它們與現實(shí)世界的信號進(jìn)行通信，從將數據（溫度、壓力等）轉換為模擬電壓/電流輸出的傳感器開(kāi)始。模數轉換器(ADC)將模擬輸出轉換為數字形式，供數字系統讀取和處理。

圖 1：ADC分辨率與量化參數

考慮到品種和價(jià)格范圍，為您的應用找到最佳ADC可能是一項艱巨的任務(wù)。雖然第一步是尋找速度、分辨率和準確度，但在選擇ADC之前還有一些參數需要檢查。

要找什么

模數轉換涉及兩個(gè)步驟——采樣和量化。在ADC內部，開(kāi)關(guān)電容器會(huì )定期（稱(chēng)為采樣頻率）對輸入信號進(jìn)行快照。這些快照值被四舍五入到最接近的數字表示值。

分辨率是這里要考慮的第一個(gè)因素。它是指ADC每次轉換可以生成的輸出位數，并確定 ADC可以表示的最小輸入信號。

然后是準確性——輸入與所需輸出的緊密匹配。第三是采樣率或速度，它取決于輸入信號的變化速度或輸入信號帶寬。

圖 2：SAR ADC的工作

只有當采樣率等于或大于原始信號中最高頻率的兩倍時(shí)，才能進(jìn)行完美的重建。這個(gè)最低要求的采樣率被稱(chēng)為奈奎斯特率。雖然這個(gè)小細節聽(tīng)起來(lái)無(wú)害，但它可能會(huì )在理論采樣和模數轉換之間產(chǎn)生重大挑戰。這可以通過(guò)對輸入信號進(jìn)行頻帶限制以滿(mǎn)足奈奎斯特速率來(lái)避免。

在量化中，重要的是具有非常低的量化誤差。即使是理想的ADC也會(huì )有一些最小的噪聲。這可以通過(guò)增加ADC的級別數或分辨率來(lái)實(shí)現，例如，8位、10位、12位或24位。

ADC的目標始終是檢測極小范圍的信號。因此，例如，可以?xún)H解析受量化誤差限制的信號。在較低的數字中，檢測該信號可能非常困難，因為它都將由相同的數字代碼表示。但是當您增加級別的數量時(shí)，您可以檢測到更小的信號。

最小可分辨信號與最大可分辨信號之比由最大可實(shí)現動(dòng)態(tài)范圍定義。通過(guò)更高的分辨率，您可以獲得更好的動(dòng)態(tài)范圍和檢測小信號的能力。

例如，在2.5V滿(mǎn)量程ADC中，即使是95微伏的信號也可以用18位ADC檢測到，而12位 ADC只能檢測到大約610微伏的信號。對于某些模擬輸入，必須定義極性——單端、單極或差分。如果您正在尋找高精度系統并希望確保更少的組件，則應考慮這一點(diǎn)。

圖 3：MM 模塊數據采集系統

選擇正確的架構

每個(gè)ADC架構都有自己的優(yōu)缺點(diǎn)。了解這些將幫助您根據您的要求選擇正確的架構類(lèi)型。一些著(zhù)名的架構是閃存、逐次逼近 (SAR)、delta-sigma 和流水線(xiàn)。

SAR ADC是主要使用的架構，專(zhuān)為儀器儀表、工業(yè)控制和數據類(lèi)型的應用而設計。其關(guān)鍵特性包括控制轉換過(guò)程、啟動(dòng)脈沖、復位邏輯和比較器效率的能力，以及與低功耗、小芯片面積和成本相比的其他顯著(zhù)優(yōu)勢。因此，這種架構在8位、10位和12位ADC中得到了很好的應用。

圖 4：離散時(shí)間信號delta ADC與連續時(shí)間sigma delta ADC

但另一方面是，分辨率和比較的數量將顯著(zhù)增加轉換優(yōu)化時(shí)間。因此，當分辨率參數不是很高時(shí)，這種架構是可行的。

另一種架構是sigma delta ADC，用于需要更高分辨率的高精度應用。過(guò)采樣和噪聲整形的概念，其中調制器頻率很高，噪聲內聯(lián)傳播到大帶寬。此外，噪聲整形用于將噪聲移出感興趣的頻帶，然后可以通過(guò)低通數字濾波將其去除。當需要高分辨率并在溫度和壓力等緩慢移動(dòng)的輸入信號中找到應用時(shí)，此類(lèi)ADC非常受歡迎。

保持技術(shù)領(lǐng)先

這個(gè)領(lǐng)域正在發(fā)生許多有趣的創(chuàng )新，這反過(guò)來(lái)也可以為您的應用程序帶來(lái)很多好處。整合和簡(jiǎn)化似乎是當今最有效的口頭禪。

設計人員正試圖在ADC芯片本身上集成放大器和濾波器等單鏈組件。所有分立的實(shí)現都已轉移到單個(gè)IC上，稱(chēng)為微模塊。這有助于顯著(zhù)減少電路板空間。

連續時(shí)間Σ-Δ ADC是另一個(gè)值得關(guān)注的新發(fā)展，因為這種架構方法提供了固有抗混疊和電阻輸入的主要優(yōu)勢。

在傳統信號鏈中，需要高帶寬驅動(dòng)器來(lái)驅動(dòng)開(kāi)關(guān)電容輸入和低通濾波器，以確保滿(mǎn)足奈奎斯特并且沒(méi)有混疊。此外，還需要一個(gè)參考緩沖器來(lái)驅動(dòng)開(kāi)關(guān)電容參考輸入。這增加了組件并增加了材料清單。

圖 5：簡(jiǎn)化的ADC設計

連續時(shí)間 sigma delta ADC具有電阻輸入，采樣部分在更晚的階段引入，以保持整個(gè)環(huán)路連續。這消除了對高帶寬驅動(dòng)程序的要求，該驅動(dòng)程序已經(jīng)用于解決示例問(wèn)題。這種連續循環(huán)的另一個(gè)好處是自動(dòng)引入的任何別名都會(huì )被拒絕。因此，從信號鏈中完全消除了對高帶寬驅動(dòng)器和低通濾波器的要求，從而減少了組件數量，簡(jiǎn)化了設計，并使物料清單管理變得簡(jiǎn)單。

建議設計人員使用制造商的選擇指南以及一些架構類(lèi)型的基礎知識。設計人員可以使用工具、設備和設計輔助工具來(lái)支持選擇過(guò)程。不要忽視輸入、輸出信號并查閱數據表或應用說(shuō)明（如果有）。隨著(zhù)ADC技術(shù)的改進(jìn)，它將引領(lǐng)高效電子設備的發(fā)展。