2 層 PCB 上 USB 2.0 的布線(xiàn)要求

2021-11-01

2 層 PCB 上 USB 2.0 的布線(xiàn)要求

2 層 PCB 準備布線(xiàn)規則以支持數字信號布線(xiàn)和布局的一些基本要點(diǎn)。我們特別研究了在 2 層 PCB 上支持 I2C 或 SPI 等數字接口所需的一些基本疊層和布線(xiàn)規則。使用這些接口時(shí)，一些簡(jiǎn)單的指南可以幫助確保電路板中的信號完整性并減少 EMI。

像 USB 這樣的阻抗控制接口怎么樣？需要阻抗控制，并知道什么時(shí)候可以違反，是在 2 層 PCB 上布線(xiàn) USB 之類(lèi)的東西的要點(diǎn)。在本文中，我將展示您應該如何路由像 USB 這樣的高速協(xié)議。具體來(lái)說(shuō)，我們將研究布線(xiàn)電路板所需的重要設計規則，尤其是我們可以接受的承載 USB 數據的走線(xiàn)的長(cháng)度限制。如果您還沒(méi)有閱讀本系列的前一篇文章，請看一看，因為它奠定了理解 USB 路由要求的限制所需的一些概念基礎。

入門(mén)：USB 2.0 高速路由要求

在上一篇關(guān)于 2 層 PCB 布線(xiàn)的文章中，我們研究了一個(gè)程序，以確定您可以在設計中使用的最長(cháng)線(xiàn)路長(cháng)度，而無(wú)需應用阻抗匹配。我們發(fā)現長(cháng)度限制取決于沿傳輸線(xiàn)長(cháng)度可以容忍的輸入阻抗偏差水平。具體來(lái)說(shuō)，取決于您是否認為信號傳輸距離的 10% 到 25% 是限制走線(xiàn)長(cháng)度的重要因素。

對于這個(gè)演示，我想在高速標準下查看該板上的 USB 2.0 路由，并且出于特定原因我專(zhuān)注于該標準。USB 2.0（高速）仍在某些系統中使用，因為它提供與舊設備的連接以及快速的數據傳輸速率，并且它仍在流行的平臺上使用，例如帶有 B 型插頭的 Arduino。

為了說(shuō)明兩種可能的設計，我比較了兩種 USB 2.0 規范（全速和高速）的數據速率和上升時(shí)間：

我將在下面展示的過(guò)程是針對具有高速上升時(shí)間和偏移的 USB 2.0 信號執行的，但您可以將相同的過(guò)程應用于 USB 3.0 或任何其他高速接口。請記?。?span>2 層板上的布線(xiàn)并不適合每個(gè)接口。例如，我不知道有人會(huì )推薦在 2 層板上布線(xiàn) DDR4，因為長(cháng)度限制很小，而且這些快速信號會(huì )產(chǎn)生輻射噪聲。

臨界長(cháng)度

首先，我們想知道在典型的 2 層 PCB 上路由的 USB 信號的臨界長(cháng)度。對于FR4 材料的 Dk = 4.8 內核，我們的傳播延遲大約為 150 ps/英寸，或大約 6 英寸/納秒。憑借我們針對高速規范的 500 ps 上升時(shí)間，這在上升時(shí)間內提供了 3 英寸的信號傳播距離。如果我們非常保守并且對臨界長(cháng)度使用 10% 的限制，那么臨界長(cháng)度為 0.3 英寸！

我們需要在此處布線(xiàn)的拓撲只是帶有差分對的串行線(xiàn)路。所以你有三個(gè)要素：

驅動(dòng)程序組件，或帶有 USB 接口的處理器

終端電阻（請參閱下面的部分）

用于固定 USB 電纜的連接器

你可能想知道，它是如何在像 Arduino 這樣的平臺上完成的？看看下面的圖片，您可以在亞馬遜上購買(mǎi) Arduino Mega。USB 控制器靠近連接器放置，絕對在 1 英寸以?xún)取?span>

Arduino Mega 示例板。請注意 USB 控制器芯片靠近 B 型連接器。

您會(huì )在其他 Arduino 板上找到類(lèi)似的布局和布線(xiàn)。為了避免輸入阻抗與連接器、電纜和接收器不匹配，我們希望遵循上面顯示的建議，并在我們的 2 層 PCB 上保持走線(xiàn)較短。但是，我們不需要保守到應用 10% 的限制。相反，如果我們采用 25% 的限制，我們將擁有 0.75 英寸的更舒適的布線(xiàn)距離，這在 2 層 PCB 上更易于管理。

請注意，這是針對高速規范的。在全速規范下，對于 4 ns 上升時(shí)間，我們有更寬松的 2.4 英寸臨界長(cháng)度（10% 限制）或 6 英寸臨界長(cháng)度（25% 限制）。

終端電阻

接下來(lái)，我們需要考慮驅動(dòng)輸出是如何終止的。由于我們在這里專(zhuān)門(mén)討論 USB，請注意 USB 2.0 規范要求在連接器附近的 D+ 和 D- 線(xiàn)上有一些端接電阻以匹配阻抗。這些可能被集成到芯片上的 USB 收發(fā)器中，或者它們可能需要作為外部組件。典型值為 15 歐姆、22 歐姆或 45 歐姆，但也可能使用其他值；確保檢查您的組件的數據表以了解需要什么終止。舉個(gè)例子，TUSB2077APTR USB 集線(xiàn)器控制器使用 27 歐姆終端電阻器。請務(wù)必查看數據表以檢查您是否需要這些外部電阻器。

差分偏斜

使用高速標準中的 100 ps 偏斜限制，我們現在可以計算差分對兩側（D+ 和 D- 信號）之間允許的長(cháng)度不匹配。對表層布線(xiàn)進(jìn)行大約 6 ns/英寸的傳播延遲估計，然后乘以偏斜限制，我們得到 0.6 英寸的走線(xiàn)長(cháng)度差異。這是非常大的！我們有很大的自由度來(lái)允許某些走線(xiàn)長(cháng)度匹配。但是，這里有一個(gè)重點(diǎn)：這包括互連的整個(gè)長(cháng)度（您的板 + 電纜 + 接收板）。因此，為了安全起見(jiàn)，通過(guò)將線(xiàn)對布線(xiàn)在一起，盡可能地限制偏斜并在板上強制執行長(cháng)度匹配。這很容易，因為 USB 控制器芯片通常會(huì )將 D+ 和 D- 信號放置在芯片的同一邊緣。

您的布線(xiàn)方式：耦合差分對或共面差分微帶線(xiàn)

您不能使用與高速 USB 2.0 中的特征阻抗相對應的走線(xiàn)寬度而仍然滿(mǎn)足阻抗規范。請記住，對于 Dk - 4.8，具有兩層的標準厚度 PCB 上的走線(xiàn)寬度約為 110 密耳。我們怎么可能達到 USB 2.0 高速中具有該走線(xiàn)寬度的差分對阻抗規格？

實(shí)際上，由于差分對中的走線(xiàn)相互耦合的方式，我們不需要使用該走線(xiàn)寬度。如果您使用帶有厚 2 層板的層堆疊計算器來(lái)計算微帶線(xiàn)的差分阻抗，您會(huì )發(fā)現所需的實(shí)際走線(xiàn)寬度要小得多，并且是間距的函數。對于 2 層 PCB 上的示例微帶線(xiàn)，Altium Designer 中的層堆棧管理器告訴我們，對于 5 密耳間距，走線(xiàn)寬度約為 16 密耳。

Altium Designer 的層堆棧管理器中的差分微帶阻抗結果。

對于這些差分微帶線(xiàn)，您可以使用更細的走線(xiàn)，但您需要使用更小的間距。在此設計中，我們接近蝕刻的跡線(xiàn)間間隙的限制，因此保持跡線(xiàn)之間的 5 mil 間隙是可以的，因為我們正在使用這些跡線(xiàn)寬度達到單端規范和差分規范。我們怎么知道我們正在達到規范的單端部分？這是因為：上面給出的走線(xiàn)寬度是針對單個(gè)走線(xiàn)的奇模阻抗，而不是特征阻抗！這就是為什么您需要堅持使用這個(gè)特定的走線(xiàn)寬度值，而不是單獨使用單個(gè)微帶線(xiàn)的特征阻抗值。

還有一種我們沒(méi)有討論的替代方法：使用共面微帶差分對。通過(guò)在表層的微帶上運行接地層，并將接地層置于底層的信號下方，您可以在 9.5 mil 寬的走線(xiàn)、5 mil 的走線(xiàn)間隙和 5 mil 的接地間距下實(shí)現 90 歐姆的差分阻抗. 我們可以從下面的值中看到，使用這些值我們可以很好地達到 USB 2.0 規范中所需的 90 歐姆阻抗。

共面差分阻抗導致 Altium Designer 的層堆棧管理器。

有了這種安排，我們就不必太擔心 2 層板中的臨界長(cháng)度問(wèn)題和走線(xiàn)寬度問(wèn)題。但是，您需要注意，必須在整個(gè)路線(xiàn)長(cháng)度上保持此寬度和間距。USB 布線(xiàn)將走線(xiàn)視為恰好承載差分信號的單獨單端走線(xiàn)，因此您可以單獨布線(xiàn)。

PCB布局內部

路由拓撲非常簡(jiǎn)單：從 USB 芯片路由到終端/上拉/下拉電阻，然后到連接器，所有這些都是差分對。下圖顯示了帶有上拉和下拉電阻的高級路由拓撲。USB 2.0 標準下還需要一些電容器，如下所示。

用于全速和高速 USB 2.0 路由的路由拓撲。

路由相當簡(jiǎn)單：遵循系統每個(gè)部分之間的標準差分對路由實(shí)踐，您就不會(huì )遇到信號注冊或阻抗匹配問(wèn)題。保持與差分對線(xiàn)直接連接的短路徑，以便連接到 GND/VCC 以用于下拉和上拉電阻。請務(wù)必在數據表中檢查設備的應用電路，因為設備上的 D+/D- 線(xiàn)可能有額外的外部電容器；您將在我上面引用的 TUSB2077A 設備上看到這一點(diǎn)。

我們將在即將發(fā)布的博客中展示 PCB 布局中的真實(shí)示例?，F在，請自己嘗試一下，看看是否可以完成設計布線(xiàn)。

概括

在本博客和我們之前的博文中，我們研究了在 2 層 PCB 上設置和布線(xiàn)高速接口（如 USB）時(shí)要遵循的一些重要布線(xiàn)規則。以下是我們的最終路由指南：

在沒(méi)有阻抗控制的情況下保持走線(xiàn)長(cháng)度小于 0.75 英寸

將差分對長(cháng)度失配保持在 0.6 英寸以?xún)?span>

如果由于電路板尺寸或長(cháng)度要求而無(wú)法實(shí)現 #1，請使用差分微帶線(xiàn)或共面差分微帶線(xiàn)（均具有受控阻抗）以達到 90 歐姆差分阻抗規范

此處顯示的布線(xiàn)指南并不總是能保證 EMC，還需要考慮設計的其他方面，這些方面有時(shí)在 2 層 PCB 中做得很差。但是，如果您使用的是全速規范，這些指南肯定會(huì )對 EMI 有所幫助。我個(gè)人的偏好是將 4 層 PCB 用于串行數字總線(xiàn)和高速協(xié)議，特別是當電路板較大或要批量生產(chǎn)時(shí)。

如果您使用的是 USB 3.0，那么由于邊緣速率快，您對長(cháng)度匹配有嚴格的要求，您應該將接口放置在靠近連接器的位置，就像我們對上面列出的全速規范所做的那樣。