24小時(shí)聯(lián)系電話(huà):18217114652、13661815404
中文
行業(yè)資訊
了解短溝道MOS晶體管中的泄漏電流成分
MOS晶體管正在按比例縮小以最大化其在集成電路內部的封裝密度。這導致了氧化物厚度的減小，進(jìn)而減小了MOS器件的閾值電壓。在較低的閾值電壓下，泄漏電流會(huì )變得很大，并會(huì )導致功耗。這就是為什么至關(guān)重要的是，我們知道MOS晶體管中的各種泄漏電流。
在嘗試了解各種泄漏電流成分之前，讓我們首先回顧一下MOS晶體管核心概念。這將有助于我們更好地了解該主題。
MOS晶體管結構
MOS晶體管結構由金屬，氧化物和半導體結構（因此稱(chēng)為MOS）組成。
考慮一個(gè)具有p襯底和n +擴散阱作為漏極和源極端子的NMOS晶體管。氧化層由SiO 2制成，并在漏極和源極之間的溝道上生長(cháng)。柵極端子由n +摻雜的多晶硅或鋁制成。
圖1. NMOS晶體管的鳥(niǎo)瞰圖
在無(wú)偏狀態(tài)下，漏極/源極和襯底界面的pn結被反向偏置。晶體管的能帶圖如圖2所示。
圖2. 無(wú)偏置NMOS晶體管的能帶圖
如您所見(jiàn)，金屬，氧化物和半導體的費米能級相互對齊。由于在氧化物-半導體界面處的電壓降，Si能帶存在彎曲。內置電場(chǎng)的方向是從金屬到氧化物再到半導體，電壓降的方向與電場(chǎng)的方向相反。
由于金屬和半導體之間的功函差而發(fā)生該電壓降（部分電壓降發(fā)生在氧化物兩端，其余部分發(fā)生在Si-SiO 2界面兩端）。功函數是電子從費米能級逃逸到自由空間所需的能量
積累
接下來(lái)，假設柵極具有負電壓，源極的漏極和基板接地。由于負電壓，襯底（多數載流子）中的孔被吸引到表面。這種現象稱(chēng)為積累。襯底（電子）中的少數載流子被深推回去。下面給出了相應的能帶圖。
圖3.柵極端帶有負電壓的NMOS晶體管的能帶圖
由于電場(chǎng)的方向是從半導體到氧化物再到金屬，所以能帶在相反的方向上彎曲。另外，請注意費米水平的變化。
耗盡區和耗盡區
或者，認為柵極電壓剛好大于零?？妆慌懦饣氐揭r底中，并且通道中的所有移動(dòng)電荷載體都被耗盡。將該現象稱(chēng)為耗盡，并且形成比未偏置狀態(tài)更寬的耗盡區域。
圖4. NMOS中的耗盡區
圖5. 圖4所示的NMOS耗盡區的對應能帶圖
因為電場(chǎng)是從金屬到氧化物再到半導體，所以能帶在向下方向彎曲。
表面反轉
如果柵極處的正電壓進(jìn)一步增加，則襯底中的少數載流子（電子）被吸引到溝道的表面。這種現象稱(chēng)為表面反轉，而表面剛反轉時(shí)的柵極電壓稱(chēng)為閾值電壓（V th）。
圖6. NMOS晶體管中的表面反轉
圖7.圖6所示的NMOS晶體管的對應能帶圖
電子在源極和漏極之間建立傳導通道。然后，如果漏極電壓從零電勢增加，則漏極電流（Id）開(kāi)始在源極和漏極之間流動(dòng)。能帶進(jìn)一步向下彎曲并在半導體-氧化物界面處彎曲。
在此，固有費米能級小于p型襯底的費米能級。這支持了在表面上半導體為n型的觀(guān)點(diǎn)（在n型材料的能帶圖中，本征費米能級的能量水平小于施主能級的能量水平）。