單端開(kāi)關(guān)與差分信號

2020-07-02

如今，當您談?wù)摳咚?/span>PCB設計時(shí)，幾乎在您看到的每個(gè)地方，產(chǎn)品所需的信號默認都是差分信號。但是，差分信號并不總是處于產(chǎn)品開(kāi)發(fā)的最前沿。移動(dòng)數據的原始方法是單端信令。而且，在某些情況下，它今天仍在使用。本文將描述單端和差分信號之間的區別，哪些邏輯系列具有單端信號，哪些邏輯具有差分信號，當前數據路徑需求，以及即將出現的變化。

單端交換特別地是指由驅動(dòng)器和傳輸線(xiàn)組成的數據路徑，該傳輸器在平面上或在一對平面與一個(gè)或多個(gè)負載輸入之間傳播。您可以決定何時(shí)上升或下降沿經(jīng)過(guò)閾值電壓的任何時(shí)候發(fā)生邏輯狀態(tài)變化。

采用單端信號傳輸，如果要精確的時(shí)序，上升時(shí)間必須非?？?。當您通過(guò)閾值電壓時(shí)，精確檢測邏輯狀態(tài)變化的能力取決于上升時(shí)間的快慢。

單端信令是發(fā)送邏輯信號的最便宜的方法，因為它對每個(gè)數據路徑只需要一根導線(xiàn)和一個(gè)信號引腳，所有數據路徑共享相同的“接地”平面。

BTL

CMOS

TTL

低壓CMOS

預期信用損失

GTL

左心室TTL

SSTL

圖1描繪了BTL邏輯系列的單端數據路徑。當CMOS成為首選邏輯系列時(shí)，開(kāi)發(fā)了BTL邏輯系列以替代ECL。它用于驅動(dòng)大型數據總線(xiàn)。

圖1.單端信號數據路徑

對于所有上述邏輯系列，信號在兩端以及中間負載處均參考信號所經(jīng)過(guò)的平面。在大多數情況下，飛機是邏輯接地，但這不是強制性的。注入連接信號路徑元件的接地路徑的任何噪聲都會(huì )腐蝕出現在邏輯輸入端的邏輯電平。影響電流電平的常見(jiàn)噪聲類(lèi)型是接地結構中發(fā)生的DC和AC壓降，因為電流通過(guò)該路徑流回VDD。當邏輯電平從0切換到1并通過(guò)IC的電源線(xiàn)返回給邏輯線(xiàn)充電和放電所需的電流時(shí)，也會(huì )產(chǎn)生接地反彈。在大多數邏輯上，電源上的這種噪聲是EMI的主要來(lái)源。

特別是，發(fā)生的事情是，對傳輸線(xiàn)和邏輯器件的輸入的寄生電容進(jìn)行充電和放電所需的電流成為Vdd上“紋波”的主要來(lái)源，而Vdd和接地反彈。注意：紋波是電源Vcc或Vdd軌上出現的電壓變化。這些變化可以通過(guò)電源本身或通過(guò)改變導致電源電壓下降的負載電流來(lái)產(chǎn)生。

前述電流瞬變限制了可用于數據總線(xiàn)的實(shí)際寬度。圖2說(shuō)明了當邏輯線(xiàn)路從邏輯0切換到邏輯1時(shí)，在串聯(lián)終端的傳輸線(xiàn)路中發(fā)生的電流。

圖2.串聯(lián)終端傳輸線(xiàn)的電壓和電流波形

可以為任何邏輯系列計算圖2所示的電流。例如，如果邏輯系列為3.3V CMOS，則每條線(xiàn)的峰值電流約為33 mA。如果使用這種邏輯形式創(chuàng )建數據總線(xiàn)，則當所有位同時(shí)從0轉換到1時(shí)，總線(xiàn)所需的峰值電流為總線(xiàn)中位數的33 mA倍。表1列出了幾個(gè)邏輯系列的峰值電流（以安培為單位，在各種總線(xiàn)寬度下）。

表1.當所有線(xiàn)路從0變?yōu)?時(shí)，各種寬度數據總線(xiàn)的峰值電流

這些電流必須由電源系統提供。當邏輯線(xiàn)從邏輯0切換到邏輯1時(shí)，該電流必須流經(jīng)IC封裝引線(xiàn)的電感。當邏輯線(xiàn)從邏輯1切換到0時(shí)，傳輸線(xiàn)的寄生電容必須通過(guò)IC封裝的接地引線(xiàn)的電感放電。這就是兩種不想要的噪聲，即Vdd和接地反彈和紋波的產(chǎn)生位置。

這些噪聲源變得如此之大，以至于不再可能制造出具有足夠低電感的封裝以及功率子系統具有足夠高品質(zhì)的電容來(lái)容納此類(lèi)噪聲。” “這就是導致使用差分信號的原因。”

歸根結底，單端開(kāi)關(guān)的主要優(yōu)點(diǎn)是價(jià)格便宜。它的使用已被差分信號取代。我曾經(jīng)嘗試預測單端信令何時(shí)會(huì )消失，但是仍然可以在DDR內存中找到，所以我不再做那些猜測了。

差分信號

差分信號是一個(gè)廣泛的話(huà)題，涉及許多因素。出于討論的目的，差分信令的主要好處是它具有應付數據路徑兩端之間大量接地偏移的能力。注意：術(shù)語(yǔ)差分信令和串行信令可互換使用。
“使用差分信號時(shí)，您有兩條電線(xiàn)，它們的信號相等且相反。當兩個(gè)波形交叉時(shí)，數據位發(fā)生變化。因此，對于給定的數據速率，差分信號的邊緣不必像單端那樣快。”

最初，反對差分信令的情況就是代價(jià)。與單端信令相反，在差分信令中，每個(gè)數據路徑需要兩條線(xiàn)，兩個(gè)連接器引腳，兩個(gè)驅動(dòng)器和兩個(gè)接收器。當數據速率相對較低并且信號路徑的兩端都在同一接地平面上時(shí)，就不需要承擔更高的差分信令成本。當單端數據路徑變得非常寬且信號的上升沿和下降沿變得非?？鞎r(shí)，所產(chǎn)生的開(kāi)關(guān)噪聲將使其難以達到噪聲目標。

表2列出了幾種類(lèi)型的差分信令協(xié)議。所有這些都是為了應付上述數據路徑兩端之間的接地偏移而創(chuàng )建的。

ECL
LVDS
雙相TTL時(shí)鐘樹(shù)
以太網(wǎng)鏈接
RS-422
HDMI
PCIExpress
Infinband

表2.幾種差分信令協(xié)議

“通常，我們將并行總線(xiàn)轉換為串行比特流。最初的PCI總線(xiàn)配置是137個(gè)帶時(shí)鐘的單端線(xiàn)。使用PCI Express，我可以用兩對差分來(lái)代替，每對都可以。這帶來(lái)了三個(gè)好處-我不需要超快速的上升時(shí)間，電源上沒(méi)有SSN，并且需要更少的電線(xiàn)來(lái)發(fā)送相同數量的數據。”
“使用差分信號，一方面，您必須獲取并行數據流，并將其轉換為串行（串行器）。另一方面，您必須將數據流從串行傳輸到并行（解串器）。” “執行此操作所需的邏輯過(guò)去非常昂貴。結果，我們僅在遇到嚴重偏移問(wèn)題時(shí)才使用差分信令。在當今擁有數十億個(gè)晶體管的邏輯的情況下，串行器和解串器基本上是免費的，我們正在將并行總線(xiàn)轉換為串行總線(xiàn)。使用現代串行鏈接，我們將時(shí)鐘嵌入到數據中，因此不再需要將時(shí)鐘與數據匹配的艱巨任務(wù)。您可以用這些東西構建帶寬令人難以置信的系統。”