使用PMIC管理SoC的電源

2021-05-19

使用PMIC管理SoC的電源

新技術(shù)和應用，加上更緊湊的封裝和不斷提高的連接性要求，共同推動(dòng)了當前處理器及其電源系統的極限。這些處理器必須支持越來(lái)越多的音頻，視頻，高清（HD）圖形，流媒體，游戲以及介于兩者之間的所有內容的計算。隨著(zhù)內容的數量和質(zhì)量的提高，在更少的空間中提供更高性能的需求也越來(lái)越高。這種用戶(hù)驅動(dòng)的方法將集成推到了最前沿，使其成為技術(shù)開(kāi)發(fā)的限制因素。

在實(shí)現高性能同時(shí)降低成本方面的挑戰導致工程師開(kāi)發(fā)了片上系統（SoC）集成電路（IC）。這些解決方案將許多系統功能集成到IC中，從而降低了功耗，成本，工作量和技術(shù)知識。需要實(shí)現需要深厚專(zhuān)業(yè)知識的功能，例如視頻和圖形處理。以可口的成本實(shí)現高性能要求制造商以深亞微米（互補金屬氧化物半導體（CMOS），≤16 / 14nm）工藝開(kāi)發(fā)SoC。

此類(lèi)SoC需要電源來(lái)提供高電流，這對于在高級亞微米CMOS工藝中實(shí)現而言可能是一個(gè)挑戰。電源電路需要大型晶體管來(lái)處理大電流并承受高電壓（相對于數字核心電壓）。這些屬性與數字電路中使用的晶體管的屬性完全相反。因此，在與數字電路相同的管芯上實(shí)現電源在技術(shù)上具有挑戰性（或不可能），并且這樣做可能不經(jīng)濟?？偟膩?lái)說(shuō)，這些不兼容性一直存在于IC設計中，但是隨著(zhù)現代處理器在不斷縮小的CMOS工藝中實(shí)現，這些不兼容現象會(huì )加劇。

在這里，我們將通過(guò)NXP i.MX 8M處理器系列（微型和納米）和ROHM BD71847 / BD71850來(lái)說(shuō)明SoC電源管理集成電路（PMIC）代碼設計的管理和優(yōu)化。選擇這些解決方案是因為它們的功能，低物料清單（BOM）成本和緊湊的占地面積相結合，使OEM可以快速開(kāi)發(fā)和生產(chǎn)智能連接設備。

權衡與解決方案

SoC上更高的系統級電源集成帶來(lái)了若干成本：

降低設計靈活性

次優(yōu)系統效率

更高的開(kāi)發(fā)成本和BOM成本

上市時(shí)間更長(cháng) 

這些折衷為構建現代處理器及其電源子系統提供了系統級創(chuàng )新的機會(huì )。

提高設計靈活性的方法

i.MX 8M / 8Mini / Nano沒(méi)有集成的DC / DC轉換器或低壓差穩壓器（LDO）。相似的SoC也沒(méi)有集成DC / DC轉換器，但是許多SoC使用片上LDO將較低的外部電源軌轉換為處理器內核，從而對內核應用了動(dòng)態(tài)電壓和頻率縮放（DVFS）。通過(guò)將DC / DC和LDO置于芯片外，SoC設計人員充分利用了昂貴的14nm硅封裝，該封裝針對數字功能進(jìn)行了優(yōu)化，例如處理器內核，緩存和音頻/視頻硬件加速器。不受片上電源管理要求的束縛，他們可以自由地制定（外部）電源架構，以促進(jìn)而不是限制處理器的開(kāi)發(fā)。i.MX 8M需要相當多的電源軌（8美元和7個(gè)LDO），這表明了這種自由。同時(shí)，ROHM PMIC設計人員以ROHM的130nm Bipolar-CMOS-DMOS（BCD）工藝實(shí)現了電源電路，該工藝針對電源管理功能進(jìn)行了優(yōu)化。每個(gè)團隊都可以自由使用最合適的流程和IP來(lái)完成手頭的任務(wù)。

提高系統效率的方法

在130nm BCD工藝中實(shí)現電源電路，可使BD71847AMWV / BD71850MWV（圖1）降壓，以在0.7V-3.3V輸出電壓下實(shí)現高達95％的效率。在系統級別，當使用外部DC / DC直接將DVFS應用于處理器內核時(shí)，效率會(huì )進(jìn)一步提高。畢竟，使用帶有片上LDO的外部DC / DC進(jìn)行DVFS相當于兩階段轉換，在第二階段會(huì )產(chǎn)生額外的損耗。

一個(gè)經(jīng)常被忽視的特性是輸出電壓的精度（+/- 1.5％）。在輸出電壓調整步驟（10mV步驟）中具有更高的分辨率，電源管理器軟件可以將電源軌的輸出電壓精確地設置在最低水平，以最大程度地降低功耗，但仍允許由該電源軌供電的子系統以所需的頻率。

降低開(kāi)發(fā)和BOM成本的方法

隨著(zhù)市場(chǎng)不斷增加新功能和/或減小產(chǎn)品尺寸和重量的壓力，工程師們一直在努力尋找將更多功能集成到IC中并提高可靠性的方法。但是，更高的集成度也可能帶來(lái)更高的開(kāi)發(fā)成本和芯片成本。將SoC開(kāi)發(fā)與電源管理脫鉤，可以使每個(gè)人以自己的最佳速度進(jìn)行。從設計，驗證，IC布局到IC制造的整個(gè)過(guò)程中的每個(gè)步驟都更加簡(jiǎn)單快捷，極大地提高了擁有首次使用硅的機會(huì )。較低的（總）管芯成本來(lái)自在較便宜的（BCD）流程中實(shí)現電源功能。

與許多技術(shù)企業(yè)一樣，上市時(shí)間至關(guān)重要。對于高度復雜的組件（例如應用程序處理器），將基本不兼容的技術(shù)（例如數字處理元件（CPU，硬件加速器）和電源管理）的開(kāi)發(fā)分開(kāi)，可以降低開(kāi)發(fā)工作量和風(fēng)險，從而縮短上市時(shí)間。

設計用于SoC的可編程PMIC的注意事項提供了用戶(hù)體驗和產(chǎn)品開(kāi)發(fā)之間的權衡。恩智浦的8M / 8MM / Nano和羅姆半導體的847/850是高度工程化的產(chǎn)品，可在產(chǎn)品生命周期的兩端實(shí)現成功。從流媒體盒和加密狗到AV接收機和無(wú)線(xiàn)條形音箱再到工業(yè)HMI，SBC，IPC和平板計算機，各種應用程序都使用這些組件來(lái)實(shí)現其強大的性能。半導體利用制造商友好的資產(chǎn)（如設計靈活性和上市時(shí)間）來(lái)優(yōu)化用戶(hù)關(guān)鍵的功能（性能和價(jià)格）。它們是面向市場(chǎng)的產(chǎn)品，展示了非集成組件的靈活性與高度集成的PMIC-SoC之間的關(guān)鍵平衡。