T型觸發(fā)器的設計| 使用SR，JK和D觸發(fā)器的電路，工作原理表

2021-04-28

T型觸發(fā)器的設計| 使用SR，JK和D觸發(fā)器的電路，工作原理表

T觸發(fā)器也被稱(chēng)為“觸發(fā)器”。為了避免在SR觸發(fā)器中出現中間狀態(tài)（也稱(chēng)為禁止狀態(tài)），我們應該僅向觸發(fā)器提供一個(gè)輸入，稱(chēng)為觸發(fā)輸入或切換輸入（T）。

然后，觸發(fā)器充當Toggle開(kāi)關(guān)。切換意味著(zhù)“更改下一個(gè)狀態(tài)輸出以補充當前狀態(tài)輸出”。

我們可以通過(guò)對JK觸發(fā)器進(jìn)行簡(jiǎn)單的修改來(lái)設計T觸發(fā)器。T觸發(fā)器是單個(gè)輸入設備，因此，通過(guò)將J和K輸入連接在一起并給它們提供稱(chēng)為T的單個(gè)輸入，我們可以將JK觸發(fā)器轉換為T觸發(fā)器。

因此，T觸發(fā)器有時(shí)也稱(chēng)為單輸入JK觸發(fā)器。

T觸發(fā)器的邏輯符號如下所示。它具有一個(gè)切換輸入（T）和一個(gè)時(shí)鐘信號輸入（CLK）。

T觸發(fā)器–觸發(fā)器電路

我們可以通過(guò)以下任何一種方法來(lái)構建T型觸發(fā)器：

將輸出反饋連接到SR觸發(fā)器的輸入中。

將具有T輸入和Q PREVIOUS輸出的XOR連接到D觸發(fā)器的數據輸入。

硬性-將J和K輸入連接在一起，并通過(guò)JK觸發(fā)器將其連接到T輸入。

使用SR觸發(fā)器

我們可以通過(guò)將與門(mén)連接到或非門(mén)SR鎖存器來(lái)構建一個(gè)T型觸發(fā)器。這些“與”門(mén)的輸入之一是從當前狀態(tài)輸出Q及其補碼Q到相應“與”門(mén)的反饋， 即Q到與R輸入相關(guān)聯(lián)的“與”門(mén)和Q到與S輸入相關(guān)聯(lián)的“與”門(mén)的反饋。

觸發(fā)輸入（T）共同連接到兩個(gè)“與”門(mén)作為輸入。AND門(mén)還與公共時(shí)鐘（CLK）信號連接。

在T型觸發(fā)器中，提供了窄觸發(fā)脈沖序列作為輸入（T），這將導致觸發(fā)器的輸出狀態(tài)發(fā)生變化。因此，這些觸發(fā)器也稱(chēng)為Toggle觸發(fā)器。由SR鎖存器構成的T型觸發(fā)器的電路圖如下所示。

使用D觸發(fā)器

同樣，可以通過(guò)修改D觸發(fā)器來(lái)構造T觸發(fā)器。在D型觸發(fā)器中，輸出Q與T輸入進(jìn)行異或，并在D輸入處給出。由D觸發(fā)器構成的T觸發(fā)器的電路如下所示。

使用JK觸發(fā)器

T觸發(fā)器的最簡(jiǎn)單結構是JK觸發(fā)器。JK觸發(fā)器的J輸入和K輸入連接在一起，并提供了T輸入。由JK觸發(fā)器構成的T觸發(fā)器的邏輯電路如下所示。

在職的

T觸發(fā)器是一個(gè)邊沿觸發(fā)設備，即，輸入時(shí)鐘信號上的低到高或高到低的跳變將導致觸發(fā)器的輸出狀態(tài)發(fā)生變化。

T觸發(fā)器真相表

T觸發(fā)器的真值表如下所示。

	以前的		下一個(gè)
?	Q上一個(gè)	Q上一個(gè)	Q NEXT	Q NEXT
0	0	1個(gè)	0	1個(gè)
0	1個(gè)	0	1個(gè)	0
1個(gè)	0	1個(gè)	1個(gè)	0
1個(gè)	1個(gè)	0	0	1個(gè)

如前所述，T觸發(fā)器是一個(gè)邊沿觸發(fā)設備。例如，考慮一個(gè)由NAND SR鎖存器構成的T型觸發(fā)器，如下所示。

如果輸出Q = 0，則上級NAND（NAND C）處于禁用狀態(tài)（沒(méi)有任何主要輸入），下級NAND（NAND D）門(mén)處于啟用狀態(tài)（來(lái)自Q的反饋是主要輸入）。這意味著(zhù)，“觸發(fā)輸入”將RS觸發(fā)器的輸入條件設置為R = 1和S =0。如果您調用RS觸發(fā)器的真值表，則此條件將設置輸出。因此，Q變?yōu)?span>1。

如果輸出Q = 1，則上級NAND處于啟用狀態(tài)，下級NAND門(mén)處于禁用狀態(tài)。這允許Toggle Input將RS觸發(fā)器的輸入設置為R = 0和S =1。這將使觸發(fā)器變?yōu)?span>RESET，即Q = 0。

簡(jiǎn)單來(lái)說(shuō)，T型觸發(fā)器的操作是

當T輸入為低電平時(shí)，T觸發(fā)器的下一個(gè)狀態(tài)與當前狀態(tài)相同。

T = 0且當前狀態(tài)= 0，則下一個(gè)狀態(tài)= 0

T = 0且當前狀態(tài)= 1，則下一個(gè)狀態(tài)= 1

當T輸入為HIGH且在時(shí)鐘信號的正跳變期間，T觸發(fā)器的下一個(gè)狀態(tài)是當前狀態(tài)的補碼。

T = 1且當前狀態(tài)= 0，則下一個(gè)狀態(tài)= 1

T = 1，當前狀態(tài)= 1，則下一個(gè)狀態(tài)= 0

當每個(gè)傳入的觸發(fā)器交替更改SET和RESET輸入時(shí)，觸發(fā)器將切換。因此，要完成一個(gè)完整周期的輸出波形，需要兩個(gè)觸發(fā)器。這意味著(zhù)T型觸發(fā)器的輸出恰好是輸入頻率的一半。因此，T觸發(fā)器將充當“分頻器電路”。

T觸發(fā)器的主要缺點(diǎn)是，只有在知道前一個(gè)狀態(tài)時(shí)，才知道觸發(fā)器在施加觸發(fā)脈沖時(shí)的狀態(tài)。

通常，T型觸發(fā)器不可用作IC。因此，可以通過(guò)使用JK觸發(fā)器，SR觸發(fā)器和D觸發(fā)器來(lái)構造它們。由JK觸發(fā)器制成的T觸發(fā)器的符號如下所示。

應用領(lǐng)域

現在讓我們看一下T型觸發(fā)器的幾個(gè)重要應用。

頻分電路

2 –位并行加載寄存器

頻分電路

通過(guò)將互補輸出Q'反饋到T輸入，可以將AT觸發(fā)器用作“分頻器電路”。使用T觸發(fā)器的分頻器的邏輯符號如下所示。

如果T型觸發(fā)器的輸入時(shí)鐘頻率為'f'Hz，則輸出Q處的脈沖頻率為'f / 2'Hz。我們可以級聯(lián)許多這樣的分頻器電路以進(jìn)一步分頻。

使用T型觸發(fā)器的2位并行加載寄存器

我們使用寄存器和移位寄存器來(lái)存儲數據。但是，大小始終是諸如寄存器之類(lèi)的存儲元素的主要考慮因素。因此，我們使用2位并行加載寄存器代替4位寄存器。

設計并行加載寄存器時(shí)，需要考慮兩個(gè)操作：

保留數據

并行加載數據

要保持T型觸發(fā)器的輸出，只需輸入T應該為0。但是并行負載是一個(gè)困難的部分。

并行加載是指在觸發(fā)器的輸出端獲取值X。為此，我們將X輸入與狀態(tài)輸出進(jìn)行XOR運算，并將其分配給2比1的MUX。MUX的另一個(gè)輸入為常數0（邏輯低電平）。MUX的輸出連接到T型觸發(fā)器的輸入。

由于它是2位寄存器，因此需要兩個(gè)這樣的組合。2位并行負載寄存器的電路如下所示。

T觸發(fā)器的簡(jiǎn)單入門(mén)教程，也稱(chēng)為Toggle觸發(fā)器。您學(xué)習了如何使用其他觸發(fā)器（如SR觸發(fā)器，JK觸發(fā)器和D觸發(fā)器）設計T觸發(fā)器，Toggle觸發(fā)器的工作原理，T觸發(fā)器的真值表，以及有用的應用程序。