• <noframes id="6fok0"><bdo id="6fok0"><listing id="6fok0"></listing></bdo>
    <ruby id="6fok0"></ruby>

    <progress id="6fok0"></progress>
  • <progress id="6fok0"></progress>
    <ruby id="6fok0"><table id="6fok0"></table></ruby>
  • <progress id="6fok0"><u id="6fok0"><form id="6fok0"></form></u></progress>

    24小時(shí)聯(lián)系電話(huà):18217114652、13661815404

    中文

    您當前的位置:
    首頁(yè)>
    電子資訊>
    技術(shù)專(zhuān)題>
    單片機開(kāi)發(fā)模擬IC設計

    技術(shù)專(zhuān)題

    單片機開(kāi)發(fā)模擬IC設計


    模擬IC設計與數字IC設計

    模擬IC設計與數字IC設計有很大不同。在數字IC設計大多是在抽象的層次上完成的系統和過(guò)程中,確定柵極/晶體管級布局和布線(xiàn)的細節的地方,模擬IC設計通常將更多的個(gè)性化焦點(diǎn)集中在每個(gè)電路上,甚至包括每個(gè)電路的尺寸和細節。

    晶體管。

    同樣,許多鑄造工藝主要是為具有模擬功能的數字IC開(kāi)發(fā)的,這就要求模擬IC設計人員應對工藝限制和更適合數字IC的功能進(jìn)行工作。

    模擬設計團隊通常從一組規范和功能入手,就像數字IC設計一樣。從那里開(kāi)始,可以使用各種功能的功能模型進(jìn)一步縮小約束條件,并做出有關(guān)設備尺寸,類(lèi)型和其他過(guò)程功能的決策。這可能包括晶體管的選擇,高層布局,電感器和電容器技術(shù)的加入以及IC和子電路的理想品質(zhì)因數。

    諸如VHDL-AMS之類(lèi)的體系結構硬件描述語(yǔ)言(AHDL)用于執行高層仿真并確定子塊的約束。雖然模擬設計人員也經(jīng)常為其子電路設計開(kāi)發(fā)測試臺,但也可以在此階段開(kāi)發(fā)一個(gè)測試臺,隨后將其用于仿真。

    電路設計,物理布局和仿真

    有了這些詳細信息并根據模擬電路的復雜性,模擬設計團隊通常會(huì )將子電路設計分配給個(gè)人。進(jìn)行了理想的宏級測量,可以進(jìn)一步確定子電路的約束和性能期望。

    然后,將這些宏示意圖分解為示意圖,并使用從鑄造過(guò)程中建模的電路元件。對這些電路進(jìn)行仿真和優(yōu)化,然后開(kāi)始物理布局過(guò)程。在進(jìn)行寄生提取和布局后仿真之前,先進(jìn)行布局和布線(xiàn),然后進(jìn)行設計規則檢查(DRC)和布局與原理圖。

    布局后的仿真可能會(huì )揭示設計中的缺陷,并且可能需要重新設計,布局和仿真的迭代過(guò)程才能達到最終的設計目標,并將IC提交流片。子電路也可能在整個(gè)芯片布局和仿真之前經(jīng)歷其自己的設計,布局和仿真過(guò)程,盡管這兩種方法都可能導致需要在流片之前重新設計電路。

     模擬抽象水平

    以下是模擬IC設計過(guò)程的抽象級別:

    功能性

    行為的

    巨集

    電路圖

    晶體管

    物理布局

    模擬IC設計流程

    與模擬IC設計相關(guān)的具體步驟可以分為以下幾類(lèi):

    設計規范

    技術(shù)指標

    約束條件

    拓撲結構

    測試臺開(kāi)發(fā)

    原理圖流程

    系統級原理圖輸入

    架構HDL仿真

    HDL規范

    電路級原理圖輸入

    電路仿真與優(yōu)化

    物理流量

    基于PCell的布局條目

    設計規則檢查(DRC

    布局與原理圖(LVS

    寄生提取

    布局后模擬

    出帶

    請輸入搜索關(guān)鍵字

    確定
    色鲁99热99re超碰精品_91精品一区二区三区无码吞精_亚洲国产欧洲综合997久久_一级a性色生活片久久无
  • <noframes id="6fok0"><bdo id="6fok0"><listing id="6fok0"></listing></bdo>
    <ruby id="6fok0"></ruby>

    <progress id="6fok0"></progress>
  • <progress id="6fok0"></progress>
    <ruby id="6fok0"><table id="6fok0"></table></ruby>
  • <progress id="6fok0"><u id="6fok0"><form id="6fok0"></form></u></progress>