• <noframes id="6fok0"><bdo id="6fok0"><listing id="6fok0"></listing></bdo>
    <ruby id="6fok0"></ruby>

    <progress id="6fok0"></progress>
  • <progress id="6fok0"></progress>
    <ruby id="6fok0"><table id="6fok0"></table></ruby>
  • <progress id="6fok0"><u id="6fok0"><form id="6fok0"></form></u></progress>

    24小時(shí)聯(lián)系電話(huà):18217114652、13661815404

    中文

    您當前的位置:
    首頁(yè)>
    電子資訊>
    技術(shù)專(zhuān)題>
    釋放您的信號完整性分...

    技術(shù)專(zhuān)題

    釋放您的信號完整性分析潛力


    釋放您的信號完整性分析潛力

    信號完整性分析提供了當信號從驅動(dòng)器傳播到接收器時(shí)信號衰減量的度量。換句話(huà)說(shuō),它表示信號沿PCB跡線(xiàn)傳播而不失真的能力。

    什么是PCB仿真?

    PCB仿真和信號完整性分析

    進(jìn)行PCB仿真是為了了解電路板的實(shí)際行為。通過(guò)快速預覽印刷電路板的性能,基本上可以提高制造效率。準備好PCB布局后,即可執行仿真(3D電磁仿真)。接下來(lái)是信號完整性分析。

    電路板制造完成后,將進(jìn)行范圍測量和SI分析。SI分析執行兩次,一次在布局階段,一次在電路板制造后。 

    如何釋放您的信號完整性分析潛力?

    這里要考慮三個(gè)方面:

    了解SI問(wèn)題的根本原因

    擁有逼真的虛擬原型

    依靠可靠的PCB制造商

    讓我們看看這三點(diǎn)如何在PCB設計工作流程中融合在一起。

    PCB設計工作流程

    電路板設計工作流程分為三個(gè)主要階段。它們是早期設計,PCB布局和PCB制造。系統框圖是在早期設計階段繪制的。PCB布局階段具有堆疊和布局設計。最后,在制造階段進(jìn)行板的制造和組裝。虛擬原型通常在制造過(guò)程開(kāi)始之前發(fā)送給制造商。

    虛擬原型的示例

    虛擬原型使設計人員能夠在PCB原型制造之前識別并解決與信號完整性,熱管理和可制造性有關(guān)的問(wèn)題。下圖顯示了Xilinx FPGA ZCU104的虛擬原型。

    虛擬PCB原型

    通過(guò)考慮網(wǎng)絡(luò )進(jìn)行仿真。在這里,我們考慮從CPU(發(fā)送器)流向HDMI重定時(shí)器的信號。信號流如下圖所示。

    衡量信號損失的指標

    在開(kāi)始仿真之前,對我們來(lái)說(shuō),預測信號損耗非常重要??梢允褂脫p耗指標手動(dòng)計算損耗。

    信號損耗的計算

    走線(xiàn)的長(cháng)度約為3英寸,損耗為0.10.2 dB / in / GHz。信號損耗可以如下計算:

    0.1 x3英寸)x10 GHz= 3 dB;

    0.2 x6英寸)x10 GHz= 6 dB

    因此,我們可以預期會(huì )有36 dB的損耗。

    延時(shí)計算

    我們在FR4中使用信號速度來(lái)預測時(shí)間延遲。那是6英寸/納秒??梢匀缦掠嬎銜r(shí)間延遲:

    時(shí)間延遲=(跡線(xiàn)的長(cháng)度)/FR4中的信號速度);

    3英寸)/ 6 ns = 0.5 ns。預期的時(shí)間延遲約為0.5納秒。

    差分阻抗(Z diff)的計算

    我們使用經(jīng)驗法則來(lái)預測Z diff。

    HDMI走線(xiàn)的寬度和間距

    HDMI走線(xiàn)的堆疊

    HDMI走線(xiàn)的堆疊

    堆棧顯示,H13mils,H22.9mils??梢允褂媒?jīng)驗法則來(lái)計算差分阻抗。

    阻抗經(jīng)驗法則:如果最小值(H1,H2)的寬度約為1,間距約為3W,則差分阻抗等于100歐姆。

    的差分阻抗可以被計算如下所示:

    Z diff   = 100歐姆,如果;W / {minH1,H2}等于1,S大于3W。其中W是走線(xiàn)寬度。在此,幾乎滿(mǎn)足第一條件(W / {minH1,H2}等于1)。為了滿(mǎn)足第二個(gè)條件(S應大于3W),間距應在9密耳左右。在這種情況下,間距約為4密耳。這意味著(zhù)差分阻抗將小于一百歐姆。  讓我們假設阻抗約為90歐姆。

    現在,我們有了所有預期值。這些值可以通過(guò)執行快速RapidScan進(jìn)行交叉驗證。請按照以下步驟在Keysight EDS中運行2D RapidScan。

    將開(kāi)發(fā)板導入軟件。是德科技ADS SIPro將顯示所有導入的電路板網(wǎng)

    選擇HDMI網(wǎng)絡(luò )(信號從CPU傳播到重定時(shí)器)。

    右鍵單擊并選擇選項RapidScan-Z0>分析傳輸。步驟如下圖所示。

    現在,我們有了所有預期值。這些值可以通過(guò)執行快速RapidScan進(jìn)行交叉驗證。請按照以下步驟在Keysight EDS中運行2D RapidScan。

    將開(kāi)發(fā)板導入軟件。是德科技ADS SIPro將顯示所有導入的電路板網(wǎng)

    選擇HDMI網(wǎng)絡(luò )(信號從CPU傳播到重定時(shí)器)。

    右鍵單擊并選擇選項RapidScan-Z0>分析傳輸。步驟如下圖所示。

    下圖顯示了模擬的預期結果與實(shí)際結果之間的比較。

    強大的信號完整性仿真工作流程

    強大的信號完整性工作流程包括提取通道電磁(EM)模型,剖析通道數據以及探索設計空間。下面的流程圖顯示了魯棒的信號完整性仿真過(guò)程。

    提取通道EM模型

    仿真工作流程的第一步是提取通道EM模型。在執行此操作之前,我們需要預測值?,F在,我們將已知值轉換為S參數。下圖顯示了轉換后的值。

    S參數的期望值

    下圖顯示,對于低頻和高頻,S參數的期望值和結果值是一致的。

    剖析您的頻道資料

    第一步是將單端走線(xiàn)轉換為差分對。下圖顯示了將單端走線(xiàn)轉換為差分對的設置。

    單端走線(xiàn)到差分對的轉換

    延遲和偏斜計算

    以下設置可用于提取時(shí)間延遲。

    下圖顯示了期望值與仿真數據一致。

    通道模擬

    通道仿真將使用PRBS(偽隨機二進(jìn)制序列)來(lái)評估信號完整性。下圖顯示了通道仿真的設置。

    預期眼圖與仿真數據之間的比較如下所示。

    眼圖清楚地表明仿真結果是張開(kāi)的眼睛。因此,期望值與仿真數據一致。

    探索設計空間

    在這一步中,我們對虛擬原型執行均衡和其他高級分析。

    觀(guān)看整個(gè)網(wǎng)絡(luò )研討會(huì ),以獲取有關(guān)SI分析的更多實(shí)踐知識。如果您想了解有關(guān)信號完整性仿真的任何特定方面的更多信息,請在評論部分讓我們知道。

    請輸入搜索關(guān)鍵字

    確定
    色鲁99热99re超碰精品_91精品一区二区三区无码吞精_亚洲国产欧洲综合997久久_一级a性色生活片久久无
  • <noframes id="6fok0"><bdo id="6fok0"><listing id="6fok0"></listing></bdo>
    <ruby id="6fok0"></ruby>

    <progress id="6fok0"></progress>
  • <progress id="6fok0"></progress>
    <ruby id="6fok0"><table id="6fok0"></table></ruby>
  • <progress id="6fok0"><u id="6fok0"><form id="6fok0"></form></u></progress>