硬件仿真崛起的背后是什么？

2021-07-26

硬件仿真崛起的背后是什么？

當芯片設計人員和驗證工程師向我詢(xún)問(wèn)硬件仿真時(shí)，經(jīng)常會(huì )出現五個(gè)常見(jiàn)問(wèn)題。所有這些都經(jīng)過(guò)深思熟慮，答案得到廣泛分享。

今天，仿真在設計驗證工具箱中是強制性的。為什么？出于兩個(gè)不相關(guān)的原因：驗證工具對性能和吞吐量的需求不斷增長(cháng)，以及硬件仿真技術(shù)的顯著(zhù)進(jìn)步。兩者的融合推動(dòng)了硬件仿真在任何驗證工具箱中的突出地位。

今天，SoC 設計由兩個(gè)飛速發(fā)展的領(lǐng)域組成：驚人的硬件復雜性和不斷升級的軟件內容。只有硬件仿真可以處理驗證兩者的集成并跨越其邊界跟蹤設計錯誤的艱巨任務(wù)。

仿真的價(jià)值主張是什么？

無(wú)論我們喜歡與否，市場(chǎng)動(dòng)態(tài)都在我們的生活中發(fā)揮著(zhù)重要作用。他們可以創(chuàng )造財富，也可以毀滅財富。在競爭激烈的市場(chǎng)中錯過(guò)新產(chǎn)品的市場(chǎng)窗口，風(fēng)險自負——這可能會(huì )扼殺您的產(chǎn)品并摧毀公司。

在電子設計領(lǐng)域，錯過(guò)市場(chǎng)窗口通常是由于硅片重新生產(chǎn)。更一般地說(shuō)，這是由于路線(xiàn)圖規劃不周，人力和設計工具資源不足。

技術(shù)工藝節點(diǎn)越先進(jìn)，重新旋轉的成本就越高。無(wú)論重新旋轉的成本有多高，后期進(jìn)入市場(chǎng)的成本都要高得多。遲到三個(gè)月的產(chǎn)品會(huì )抹去總潛在收入的三分之一。

底線(xiàn)非常清楚：必須消除錯過(guò)市場(chǎng)窗口的風(fēng)險。硬件仿真是避免風(fēng)險的最佳驗證工具。憑借其徹底和快速的硬件/軟件驗證功能，它可以消除重新設計，加快路線(xiàn)圖進(jìn)度，同時(shí)提高產(chǎn)品質(zhì)量。

從用戶(hù)的角度來(lái)看，HDL 仿真器和仿真器之間有什么區別？

不同之處在于設計規模和驗證工作量的規模。只要被測設計 (DUT) 的大小在 1 億門(mén)或更少的范圍內，并且工作負載執行時(shí)間不超過(guò)一天，HDL 模擬器就是硬件調試的首選。它們易于使用、設置迅速、編譯 DUT 的速度極快，并且可以靈活地調試硬件設計。而且，相當重要的是，它們的購買(mǎi)成本很低。

所有這些都表明 HDL 仿真器是硬件設計周期早期 IP 和模塊級驗證的理想選擇。

當設計和工作負載規模超過(guò)這些限制并且需要進(jìn)行硬件/軟件測試時(shí)，HDL 仿真器就會(huì )變得無(wú)效，從而使硬件仿真成為唯一的選擇。

今天，硬件模擬器不受任何設計規模的影響，甚至是 AI/ML、5G 和汽車(chē)應用中的數十億門(mén)。他們可以查明難以發(fā)現的硬件錯誤，這些錯誤可能需要數十億次驗證周期才能發(fā)現，這是將嵌入式軟件與底層硬件集成所需的。它們支持多個(gè)并發(fā)用戶(hù)，并且可以從世界任何地方遠程訪(fǎng)問(wèn)。而且，相當重要的是，盡管他們認為收購成本很高，但他們的投資回報率卻非常低。

從用戶(hù)的角度來(lái)看，仿真器和 FPGA 原型之間有什么區別？

原則上，FPGA 原型與硬件仿真器共享相同的技術(shù)基礎。兩者都使用專(zhuān)用且可重新編程的硬件來(lái)加速驗證周期。仿真器中的硬件通常從頭開(kāi)始設計，并針對目標設計驗證進(jìn)行定制。在原型中，它基于一系列商業(yè) FPGA。

仔細觀(guān)察，原型會(huì )在快速簡(jiǎn)便的設計設置和編譯以及強大的 DUT 調試之間進(jìn)行權衡，以顯著(zhù)加快執行速度。具體來(lái)說(shuō)，在同一個(gè) DUT 上，原型的運行速度可能比仿真器快 10 倍。

FPGA 原型是軟件驗證的更好選擇，而仿真器非常適合系統級和硬件/軟件集成的硬件驗證。

仿真器和 FPGA 原型能否集成到一個(gè)通用的驗證/驗證流程中？

確實(shí)。它們可以而且應該被整合。

首先，它們應該共享編譯前端，而后端則依賴(lài)于工具。好處是更容易和更快的 DUT 編譯。如果它為仿真而編譯，它可能會(huì )為原型而編譯。

其次，它們應該共享相同的 DUT 數據庫，以允許在運行時(shí)將執行從一個(gè)卸載到另一個(gè)。例如，啟動(dòng)操作系統和執行軟件工作負載可以在原型中進(jìn)行，直到遇到錯誤。然后將設計數據庫保存在原型中并將其恢復到仿真器中將顯著(zhù)加快準確的調試跟蹤。

通過(guò)添加基于混合仿真的虛擬原型平臺，可以進(jìn)一步實(shí)現集成路線(xiàn)圖。

通過(guò)緊密耦合一流的仿真器、虛擬原型和 FPGA 原型，驗證團隊可以實(shí)施最先進(jìn)且有效的“左移”策略。

今年早些時(shí)候，幾項公告吹捧下一代硬件輔助驗證平臺，這些平臺將硬件仿真、虛擬模式下部署的原型設計與綜合軟件測試環(huán)境以及所有芯片設計驗證流程中的所有基礎工具聯(lián)系起來(lái)。