• <noframes id="6fok0"><bdo id="6fok0"><listing id="6fok0"></listing></bdo>
    <ruby id="6fok0"></ruby>

    <progress id="6fok0"></progress>
  • <progress id="6fok0"></progress>
    <ruby id="6fok0"><table id="6fok0"></table></ruby>
  • <progress id="6fok0"><u id="6fok0"><form id="6fok0"></form></u></progress>

    24小時(shí)聯(lián)系電話(huà):18217114652、13661815404

    中文

    您當前的位置:
    首頁(yè)>
    電子資訊>
    公司新聞>
    串擾和 IBM 在 IPC AP...

    公司新聞

    串擾和 IBM 在 IPC APEX EXPO 2021 上的結果


    串擾和 IBM IPC APEX EXPO 2021 上的結果

    您可能不認為 IBM PCB 行業(yè)的主要力量。IBM 大舉進(jìn)軍云計算,但并未受到電子行業(yè)的青睞。然而,這家以其大型機、服務(wù)器、Watson AI 功能而聞名的公司正在高速設計社區掀起波瀾,他們最近在 IPC APEX 2021 上展示了他們的成果。

    由三名 IBM 研究人員組成的團隊發(fā)表的論文著(zhù)眼于在具有背鉆孔 PTH 通孔的高密度設計中減少層間串擾的方法。該論文非常有趣,因為它通過(guò)設計檢查了背鉆孔 PTH 的兩個(gè)方面,這兩個(gè)方面可能無(wú)法直觀(guān)地與減少串擾聯(lián)系起來(lái)。然而,在高速互連之間具有極低間距的高密度設計中,我們必須四處尋找以嘗試減少信號完整性問(wèn)題,包括串擾。

    當我們查看其對信號完整性的影響時(shí),他們的結果非常有趣??紤]到這一點(diǎn),讓我們看看這些有趣的結果,并探索它們可能如何影響您未來(lái)的設計實(shí)踐。

    什么是層間串擾?

    在深入了解 IBM 的論文之前,定義高速 PCB 中的層間串擾非常重要。您可能想知道,為什么高速 PCB 中的兩層之間會(huì )發(fā)生串擾?我們通常不是在高速 PCB 上的信號層之間放置接地層以防止層間串擾嗎?雖然信號層之間的地平面確實(shí)提供了隔離,但有時(shí)很難在每對可能的信號層之間放置一個(gè)地平面。對于還必須支持高速信號密集布線(xiàn)的高層數設計,您并不總是能夠在每個(gè)信號層之間放置接地層。

    輸入層間串擾。當走線(xiàn)放置在相鄰層上時(shí),由于導體之間的耦合,走線(xiàn)之間可能存在串擾。這包括相鄰層上受控阻抗寬邊耦合跡線(xiàn)之間的串擾。對于受控阻抗走線(xiàn)的典型建議是正交布線(xiàn),因為這將消除電感串擾,盡管這在布線(xiàn)可解性方面并不總是實(shí)用。

    寬邊耦合

    就個(gè)人而言,我回避帶狀線(xiàn)上的正交布線(xiàn),而只是選擇橫向分離(邊緣耦合)或在不同層上。在非常高密度的設計中,您被迫在相鄰層上使用帶狀線(xiàn),因此在走線(xiàn)之間存在寬邊或寬邊-邊緣耦合。這發(fā)生在單端走線(xiàn)和差分對中;請注意,您將在高速數字路由中處理差分對。

    寬邊差分帶狀線(xiàn)之間的間距定義。

    對于寬邊耦合差分對,相鄰層上的差分對之間存在特定間距,從而產(chǎn)生零反向層間串擾。事實(shí)上,串擾強度并非完全為零,但您當然可以將串擾強度低于 -60 dB。根據法拉第定律,在差分對中,發(fā)生這種情況是因為來(lái)自侵略者對的場(chǎng)將完全平行于受害對的橫截面,導致零電感層間差分串擾。

    注冊錯誤

    由于制造公差,您的差分對之間的間距不會(huì )完全等于設計值,并且層與層之間會(huì )有一些未對準。這稱(chēng)為配準錯誤,它會(huì )導致受害對中發(fā)生少量串擾。這種配準錯誤可能高達 5 密耳,這是 IBM 研究中調查的一個(gè)值。

    反向差分串擾與相鄰層上的差分帶狀線(xiàn)間距。請注意層之間的 4 mil 套準容差。

    IBM 論文中的結果

    現在我們可以進(jìn)入IBM在層間串擾方面的工作。他們從兩個(gè)維度觀(guān)察層間串擾:PTH 過(guò)孔上的層重合不正和反焊盤(pán)直徑。我們自然會(huì )期望減少配準不良對層間串擾的影響最大,但事實(shí)證明,調整反焊盤(pán)直徑對減少層間串擾的影響大于減少配準不良。

    層間串擾和可靠性與未對準

    當未對準從 5 mil 降低到 3 mil 時(shí),受害線(xiàn)路上的層間串擾強度降低,這與上面顯示的 McMorrow 的結果一致。這個(gè)結果的重要之處在于它是通用的:更嚴格的容差會(huì )導致整個(gè) PCB 布局中的配準不當和串擾更小。

    該團隊發(fā)現的更令人驚訝的結果是反焊盤(pán)直徑變化對相同類(lèi)型串擾的影響。

    反墊直徑

    對于在背鉆 PTH 通孔上進(jìn)行層轉換的走線(xiàn),發(fā)現反焊盤(pán)直徑也會(huì )影響耦合互連之間的層間串擾。在各地通過(guò)通孔反襯墊已經(jīng)知道修改通過(guò)和附近跟蹤周?chē)募纳?,?chuàng )造一個(gè)輕微的阻抗失配,其累積虧損。在 IBM 論文中,在 10 密耳直徑的 PTH 上將反焊盤(pán)直徑從 30 密耳減小到 28 密耳也降低了層間串擾。這是幫助您減少串擾的簡(jiǎn)單設計更改的一個(gè)示例,但它依賴(lài)于具有精確背鉆的 PTH 周?chē)膰栏窆?,并非所有制造商都能夠適應這一點(diǎn)。

    請輸入搜索關(guān)鍵字

    確定
    色鲁99热99re超碰精品_91精品一区二区三区无码吞精_亚洲国产欧洲综合997久久_一级a性色生活片久久无
  • <noframes id="6fok0"><bdo id="6fok0"><listing id="6fok0"></listing></bdo>
    <ruby id="6fok0"></ruby>

    <progress id="6fok0"></progress>
  • <progress id="6fok0"></progress>
    <ruby id="6fok0"><table id="6fok0"></table></ruby>
  • <progress id="6fok0"><u id="6fok0"><form id="6fok0"></form></u></progress>