為新設計開(kāi)發(fā) PCB 測試程序

2021-06-30

為新設計開(kāi)發(fā) PCB 測試程序

我們大力支持將測試結構放入 PCB 中。整合這些結構的動(dòng)力涵蓋了廣泛的主題——這是一種新設計；您正在使用新的組件技術(shù)；新的層壓板或新的制造商等等。

當今的電子產(chǎn)品需要許多關(guān)鍵的性能特征。它們以高頻率運行，傳輸大量數據，而且速度比以往任何時(shí)候都快。這給產(chǎn)品開(kāi)發(fā)人員帶來(lái)了巨大的壓力，需要確保他們的設計符合所有條件，既可以作為原型工作，也可以批量生產(chǎn)，并滿(mǎn)足關(guān)鍵的成本和產(chǎn)品交付要求。

鑒于所有這些參數，在制造新設計之前制定 PCB 測試程序是一個(gè)明智的技術(shù)和商業(yè)決策。PCB 上的測試結構可以在將組件加載到電路板之前使用，這將有助于確保電路板按規定和構建的方式運行。

PCB 中的測試結構

推動(dòng)在板上構建測試結構的因素基于以下幾點(diǎn)：

假設來(lái)自制造商的電路板是“好”的，因為制造商說(shuō)它們是“好”的。

即使您與信譽(yù)良好的制造商打交道，在制造過(guò)程中也有可能出現問(wèn)題的地方，例如：

這些層的順序錯誤（下面將詳細介紹）。

阻抗不正確。

使用了錯誤的層壓板，或者制造商以“省錢(qián)”為幌子用替代品替換了您指定的層壓板。

層壓板中的玻璃編織錯誤導致歪斜。

對于數據速率非常高的產(chǎn)品來(lái)說(shuō)，這是一個(gè)巨大的問(wèn)題。

在組裝過(guò)程之前，歪斜問(wèn)題不會(huì )很明顯。

如上所述，必須通過(guò)使用位于電路板邊緣的堆疊條紋來(lái)驗證電路板中的層堆疊。這似乎是一個(gè)簡(jiǎn)單的問(wèn)題或平凡的做法，但如果不這樣做，可能會(huì )導致可怕的后果。如果電路板層出現故障，則沒(méi)有簡(jiǎn)單的修復方法，并且可能會(huì )產(chǎn)生大量成本和進(jìn)度，因為唯一的選擇是報廢電路板并重新開(kāi)始。

圖 1. 用于檢查層序和電介質(zhì)厚度的堆疊條紋。

圖 1描繪了堆疊條帶測試結構。結構中使用的銅條以這樣的方式繪制，即當從面板上切下 PCB 時(shí)，這些條是肉眼可見(jiàn)的。每層中的條帶比上面的條長(cháng)。這使得可以通過(guò)簡(jiǎn)單地看到向下進(jìn)入 PCB 每一層的樓梯臺階變長(cháng)來(lái)確定所有層的順序是否正確。

在設計和制造過(guò)程中有很多地方可能會(huì )錯誤地處理層的順序。一是準備用于蝕刻 PCB 層的照相工具和模板。另一種可能發(fā)生在作為層壓過(guò)程的一部分鋪設各個(gè)層時(shí)。顯然，電路板上的層數越多，堆疊條紋測試結構就越重要。

圖 2顯示了通過(guò)使用測試結構檢測到的故障示例。第 11 層是第 22 層應位于的位置。兩者都是電源平面。不合適的層用堆疊條紋表示，這些條紋在板的側面可見(jiàn)。

圖 2. 層順序不正確的 PCB。

在這種情況下，所有阻抗都是正確的，因為交換的層包含電源層和接地層。我們在測試結構中檢測到的其他故障包括一個(gè)組件，其中在材料清單中指出了不正確的旁路電容器。堆疊條紋還可用于檢測不正確的阻抗值。

圖 3顯示了一組實(shí)際堆疊條帶的放大視圖，其中可以看到每個(gè)介電層中的玻璃纖維、銅厚度和 5 密耳的走線(xiàn)從 PCB 突出。

圖 3. 堆疊條紋的放大視圖。

PCB測試程序

與任何流程一樣，在 PCB 加載元件之前，需要在 PCB 上采取特定步驟。此 PCB 測試程序超越了在線(xiàn)測試。這些步驟包括：

將堆棧向上繪制并記錄在計算出的阻抗旁邊的每個(gè)信號層的實(shí)際阻抗。（確保使用 125-175 pSec 邊緣進(jìn)行測量。）

拋光堆疊條紋以確保它們清晰。接下來(lái)，為了保護它們，應該用清漆覆蓋它們。

確保每一層的條紋比上面的長(cháng)。

使用帶有刻度的顯微鏡，測量每個(gè)介電層的厚度并將此信息記錄在疊層圖上。

測量并記錄每個(gè)銅層的厚度。

測量每個(gè)堆疊條旁邊的走線(xiàn)寬度并記錄下來(lái)。

使用普通電容計，測量每個(gè)電源電壓的平面電容并將該信息與計算得出的信息進(jìn)行比較。

使用網(wǎng)絡(luò )分析儀或帶有跟蹤信號發(fā)生器的頻譜分析儀，掃描每個(gè)電源電壓的阻抗與頻率的關(guān)系。然后，應將每次掃描的示波器圖像相互比較。（執行此操作的方法在本文末尾的參考文獻 1，第 2 卷中進(jìn)行了描述。）

上述步驟 1-7 應對收到的每批新 PCB 執行，并應檢查每個(gè) PCB 以驗證堆疊條的順序是否正確，如上述步驟 3 所述。

如果上述測量值在規格范圍內，下一個(gè)任務(wù)是驗證旁路電容器群是否為每個(gè)電源電壓創(chuàng )建了適當的阻抗與頻率響應。這是通過(guò)發(fā)送一個(gè) PCB 來(lái)僅加載旁路電容器然后執行以下測試來(lái)完成的：

如以上步驟 8 所述，掃描每個(gè)電源電壓的阻抗與頻率，并將該信息與預測的阻抗與頻率進(jìn)行比較。如果滿(mǎn)足阻抗目標，則可以將 PCB 送出進(jìn)行最終組裝。如果存在“阻抗空洞”，則有必要重新計算消除空洞所需的電容器數量。

如果需要，進(jìn)行高壓測試。

列出用于每個(gè)電壓的旁路電容器，參數如表 1 所示。

表 1. 用于電路板中每個(gè)電壓的旁路電容器列表。

在上述之后，進(jìn)行以下測試以檢查IC封裝和電源在最壞情況下的性能。

使用適當的軟件代碼，使任何處理器以運行中將出現的最慢和最快的速度從待機模式進(jìn)入活動(dòng)模式。必須監控處理器內核的 Vdd 并記錄最壞情況下的紋波。應保留生成的示波器圖片。驗證PDN 上測得的紋波是否符合設計規范也很重要。

使用適當的軟件代碼，使最寬的數據總線(xiàn)首先從全 0 切換到全 1，然后從全 1 切換到全 0。再次監視 Vdd 上的紋波；保留示波器圖片，并根據設計規范驗證紋波。

使用上面第 2 步中使用的相同代碼，通過(guò)將示波器連接到一個(gè)安靜的輸出端來(lái)測量 Vcc 和地彈很重要，該輸出端在 IC 封裝內與正在切換的數據總線(xiàn)共享相同的電源軌。此處也應保留示波器圖片，并驗證 Vcc 和地彈是否符合設計規范的要求。

背板的特殊測試

通常，背板除了原始 DC 電壓（例如 48 V）之外沒(méi)有電源。但是，它們可能在選定的線(xiàn)路上具有特殊的平面電容器以控制 EMI。用于背板的測試步驟包括： 如上所述，對未加載的裸 PCB 執行步驟 1-6。

測量具有嵌入式電容器的每個(gè)信號的值。這是使用普通電容表完成的，并將結果與設計目標進(jìn)行比較。

根據需要進(jìn)行高壓測試。

其他特殊測試

不同長(cháng)度的測試走線(xiàn)：在某些 PCB 上，同一層可能有兩條不同長(cháng)度的測試走線(xiàn)。測量每個(gè)上的時(shí)間延遲可用于通過(guò)獲取時(shí)間差并將其除以長(cháng)度差來(lái)計算速度。這使得能夠計算該層的有效介電常數。

直流電壓降：在具有非常高電流的 PCB 上，建議使用萬(wàn)用表并運行從穩壓器端子到最遠負載的電壓降曲線(xiàn)，以確保直流電壓降在限制范圍內。正如在之前的文章中所指出的，當今的許多設計都不能容忍非常大的電壓驟降。由于開(kāi)始時(shí)沒(méi)有很多余量，因此在超出限制之前不必有很大的差異。

概括

將測試結構放置為 PCB 測試程序的一部分有幾個(gè)正當理由。這些結構有多種用途，包括確保層的順序正確；確保銅層厚度和走線(xiàn)寬度正確；確保電容電源電壓正確；確保每個(gè)電源電壓的阻抗與頻率的關(guān)系是正確的，并確保電壓降在適當的容差范圍內。