• <noframes id="6fok0"><bdo id="6fok0"><listing id="6fok0"></listing></bdo>
    <ruby id="6fok0"></ruby>

    <progress id="6fok0"></progress>
  • <progress id="6fok0"></progress>
    <ruby id="6fok0"><table id="6fok0"></table></ruby>
  • <progress id="6fok0"><u id="6fok0"><form id="6fok0"></form></u></progress>

    24小時(shí)聯(lián)系電話(huà):18217114652、13661815404

    中文

    您當前的位置:
    首頁(yè)>
    電子資訊>
    公司新聞>
    PCB 設計可測試性以確...

    公司新聞

    PCB 設計可測試性以確保高產(chǎn)量和質(zhì)量


    PCB 設計可測試性以確保高產(chǎn)量和質(zhì)量

    當您的電路板旋轉通過(guò)一系列組裝前和組裝后測試時(shí),您會(huì )感受到同樣的贊美,但復雜的設計可能無(wú)法達到那個(gè)階段,除非您為可測試性方法實(shí)施正確的設計。有一些簡(jiǎn)單的步驟可以幫助您的制造商識別并快速實(shí)施重要的裸板和在線(xiàn)測試 (ICT),尤其是在關(guān)鍵電路塊上。

    為可測試性實(shí)踐實(shí)施正確的設計需要正確的設計軟件和文檔。由于可測試性設計對于復雜設計非常重要,因此了解應該在電路板上實(shí)施哪些測試結構以成功進(jìn)行裸板測試和 ICT 會(huì )有所幫助。正確的測試結構和文檔可以確保您的下一批復雜電路板順利下線(xiàn)。

    可測試性設計:考慮測試方法

    可測試性設計是一種平衡行為,需要在不影響功能的情況下適應不同的測試方法。這可以很簡(jiǎn)單,只需在布局中指定某些焊盤(pán)或通孔作為測試點(diǎn),在注釋布局/原理圖中以指示預期的電氣功能(例如,電壓、電流和電阻或阻抗)。在某些情況下,您可能需要創(chuàng )建一個(gè)自定義焊盤(pán)作為無(wú) BOM 組件,并在原理圖中的網(wǎng)絡(luò )上指定一個(gè)特定的測試點(diǎn)。這兩種方法都適用于大多數不是以極高速度或頻率運行的電路。

    以高速/高頻運行或使用專(zhuān)用互連結構的更高級設計可以受益于放置專(zhuān)為特定信號完整性測量而設計的測試結構。如果您需要在設計過(guò)程中確保高度精確的互連阻抗,您可能需要訂購具有預期互連結構的測試試樣。這是在大規模生產(chǎn)電路板之前驗證設計的關(guān)鍵部分(布線(xiàn)和阻抗)的低成本方法。對互連阻抗在線(xiàn)測試的補充是邊界掃描 (JTAG) 測試。

    要考慮的另一個(gè)方面是功能測試,這是對成品板的最后一道測試。這部分測試是高度模塊化的,需要適應各種不同的設計。在功能測試中,會(huì )檢查電路板的實(shí)際功能,這可能涉及不同程度的復雜性。任何功能測試都需要為您的制造商詳細說(shuō)明,并且可能需要提供上層裝配測試環(huán)境、嵌入式軟件或其他設備以進(jìn)行正確測試。

    用于組裝后 ICT 的飛針測試儀。

    測試點(diǎn)

    測試點(diǎn)通常用于裸板測試或 ICT,并被指定為具有特定功能要求的關(guān)鍵點(diǎn)。您的測試點(diǎn)只是電觸點(diǎn),您的制造商可以從您的網(wǎng)表或通過(guò)檢查原理圖來(lái)確定所需的裸板功能(例如,開(kāi)路)。在 ICT 期間,可以在測試期間使用飛針單元輕松測量電路支路兩端的電壓,并將測量結果與您的設計要求進(jìn)行比較??梢栽谠韴D中的焊盤(pán)或過(guò)孔上指定測試點(diǎn),也可以將它們作為自定義焊盤(pán)放置在您的布局中。請務(wù)必使用測試點(diǎn)所需的任何電氣功能來(lái)注釋您的原理圖。

    測試結構

    這更像是一個(gè)通用術(shù)語(yǔ),包括定制的焊盤(pán),盡管測試結構通常是為收集精確的信號完整性測量而設計的。像定制焊盤(pán)這樣的簡(jiǎn)單測試點(diǎn)在高頻時(shí)可以起到短線(xiàn)(即天線(xiàn))的作用,因此它們在高頻設計中是不受歡迎的,因為它們會(huì )產(chǎn)生強烈的輻射。然而,使用標準化測試結構允許以高精度進(jìn)行電路內信號完整性測試以及高速和頻率的裸板測試。

    裸板測試和組裝之前的視覺(jué)檢查系統。

    邊界掃描測試

    JTAG 越來(lái)越多地用于嵌入式系統的功能測試,作為一種無(wú)需編寫(xiě)任何功能測試代碼即可快速診斷互連問(wèn)題的方法,通常是利用組件供應商的軟件。JTAG 嵌入式測試 (JET) 是一種在嵌入式系統中使用處理器上的標準 JTAG 端口進(jìn)行功能測試的便捷方式。這允許嵌入式系統在第一次加電時(shí)進(jìn)行測試,而無(wú)需等待系統完全啟動(dòng)。

    邊界掃描的優(yōu)勢在于它降低了用于檢查電氣行為的測試點(diǎn)和驗證結構的可靠性。大多數 MCU/PLD/FPGA 制造商已將邊界掃描邏輯和附加電路與標準四線(xiàn)接口結合起來(lái),以在系統中對其器件進(jìn)行編程。將邊界掃描引入功能測試對于評估 HDI 板、高層計數板、安裝在 BGA 上并在內層布線(xiàn)的關(guān)鍵組件以及其他現代設備的功能至關(guān)重要。

    請輸入搜索關(guān)鍵字

    確定
    色鲁99热99re超碰精品_91精品一区二区三区无码吞精_亚洲国产欧洲综合997久久_一级a性色生活片久久无
  • <noframes id="6fok0"><bdo id="6fok0"><listing id="6fok0"></listing></bdo>
    <ruby id="6fok0"></ruby>

    <progress id="6fok0"></progress>
  • <progress id="6fok0"></progress>
    <ruby id="6fok0"><table id="6fok0"></table></ruby>
  • <progress id="6fok0"><u id="6fok0"><form id="6fok0"></form></u></progress>