24小時(shí)聯(lián)系電話(huà):18217114652、13661815404
中文
公司新聞
反對多層 PCB 中正交走線(xiàn)布線(xiàn)的案例
反對多層 PCB 中正交走線(xiàn)布線(xiàn)的案例
隨著(zhù)電子和 PCB 設計變得越來(lái)越復雜，很容易在不考慮上下文的情況下應用本網(wǎng)站和其他網(wǎng)站的建議，從而導致這些設計選擇導致電路板失敗的情況。
我最近有一個(gè)客戶(hù)在尋找一些幫助調試升級到舊設計?？蛻?hù)端決定使用具有 6 層堆疊的經(jīng)典正交跟蹤路由建議，類(lèi)似于下面顯示的堆疊。在這個(gè)疊層中，兩個(gè)頂層和兩個(gè)底層是信號層。這些層中的走線(xiàn)在 IC 之間正交布線(xiàn)，標準通孔用于層轉換。
不要將這種簡(jiǎn)單的 6 層堆疊與高速信號一起使用...
有經(jīng)驗的設計師應該已經(jīng)知道這張圖片有什么問(wèn)題。問(wèn)題是工程師試圖升級設計以使用運行在 400 MHz的新 MCU和高速接口，但沒(méi)有改變疊層，設計不可避免地失敗了。
此時(shí)，解決方案應該是顯而易見(jiàn)的；正確設計疊層，在高邊緣速率下工作時(shí)，您將不必依賴(lài)正交布線(xiàn)來(lái)確保信號完整性。事實(shí)證明，這最終成為一個(gè)電源完整性問(wèn)題，它與正交路由關(guān)系不大，而與層排列有關(guān)。然而，這引出了一個(gè)問(wèn)題：什么時(shí)候應該使用正交路由？
正交跟蹤路由何時(shí)適用？
在相鄰信號層上使用正交走線(xiàn)布線(xiàn)的主要目標是消除走線(xiàn)之間的電感串擾。隨著(zhù)數字信號的傳播，它會(huì )產(chǎn)生一個(gè)磁場(chǎng)，信號的開(kāi)關(guān)邊沿會(huì )在跡線(xiàn)周?chē)膮^域中產(chǎn)生變化的磁通量。當磁場(chǎng)線(xiàn)入射到與環(huán)路區域垂直的閉合導體環(huán)路上時(shí)，不斷變化的磁場(chǎng)通量會(huì )在受害信號線(xiàn)中感應和反電動(dòng)勢。
當相鄰層上的互連以正交方式（沿垂直方向）布線(xiàn)時(shí)，來(lái)自一條跡線(xiàn)的磁場(chǎng)將始終平行于由下一層上的受害跡線(xiàn)形成的導體回路，從而有效地消除了直接電感串擾。雖然這種描述在技術(shù)上是正確的，但它過(guò)于簡(jiǎn)單化，并沒(méi)有考慮實(shí)際 PCB 堆疊和布局的其他重要方面。使用正交路由所涉及的主要問(wèn)題與交換速度、解耦和定義可靠返回路徑有關(guān)。
盡管沒(méi)有電感耦合，但仍然存在電容耦合，即使走線(xiàn)之間的交叉區域很小。如果您沒(méi)有正確設計返回路徑，信號層 1 與其地之間的電場(chǎng)（見(jiàn)上圖）可能會(huì )耦合回層 2 中的信號，原因是它們的互電容之間存在電位差，從而產(chǎn)生電容串擾。當信號邊沿速率較快時(shí)，電容耦合信號所看到的阻抗較低，從而在受干擾跡線(xiàn)中產(chǎn)生較強的電流脈沖。
這樣的高級設計不會(huì )使用正交走線(xiàn)路由。
在較低的邊緣速率下，無(wú)論是否使用正交布線(xiàn)，您可能都不會(huì )注意到電容串擾。它仍然會(huì )發(fā)生，但它可能不足以突破連接到受害跡線(xiàn)的任何組件的噪聲容限。在低速時(shí)，電感耦合信號的阻抗較低，因此您可能希望在相鄰信號層上正交布線(xiàn)，以最大限度地減少電感耦合。使用低邊緣速率是在相鄰信號層中進(jìn)行正交走線(xiàn)布線(xiàn)合適的一種情況。
對于我們其他人，我們通常在邊緣速率方面工作在納秒以下，這需要信號層之間的仔細屏蔽/隔離、精心設計的返回路徑和超穩定的功率傳輸。這一切都取決于設計正確的 PCB 疊層。