PCB走線(xiàn)長(cháng)度匹配與頻率的關(guān)系

2020-12-22

如果您閱讀了許多PCB設計指南，尤其是有關(guān)并行協(xié)議和差分對布線(xiàn)的指南，則將看到很多關(guān)于走線(xiàn)長(cháng)度匹配的內容。當您需要進(jìn)行跡線(xiàn)長(cháng)度匹配時(shí)，您的目標是最大程度地減少串行協(xié)議中的差分對，并行協(xié)議中的多個(gè)對（例如PCIe），并行協(xié)議中的多個(gè)跡線(xiàn)/對或使用以下協(xié)議的任何協(xié)議之間的時(shí)序差異源同步時(shí)鐘。CAD工具使您可以輕松地考慮一次發(fā)生的情況。但是，在其他頻率下會(huì )發(fā)生什么。更具體地說(shuō)，寬帶信號會(huì )發(fā)生什么？

所有數字信號都是寬帶信號，其頻率內容從DC擴展到無(wú)窮大。由于數字信號的帶寬很大，跡線(xiàn)長(cháng)度匹配應使用哪個(gè)頻率？不幸的是，用于跡線(xiàn)長(cháng)度匹配的頻率是模棱兩可的，因此設計人員需要了解如何應對PCB跡線(xiàn)長(cháng)度匹配與頻率的關(guān)系。為了更好地理解這一點(diǎn)，我們需要研究寬帶設計中使用的技術(shù)，以及如何在走線(xiàn)長(cháng)度匹配中考慮整個(gè)信號帶寬。

差分對的PCB走線(xiàn)長(cháng)度匹配與頻率的關(guān)系

正確進(jìn)行跡線(xiàn)長(cháng)度與頻率的匹配需要考慮到跡線(xiàn)上傳播信號的整個(gè)帶寬。在過(guò)去的幾年中，這一直是差分串行協(xié)議的研究主題，諸如USB 4之類(lèi)的標準對寬帶信號完整性指標提出了特定要求。一些示例寬帶信號完整性指標是：

集成差分串擾

積分差分插入損耗

積分差分回波損耗

積分差分阻抗偏差

所謂“集成”，是指信號完整性的特定方面適用于整個(gè)相關(guān)頻率范圍。換句話(huà)說(shuō)，如果以差分串擾為例，我們希望將兩個(gè)差分對之間的差分串擾最小化到某個(gè)極限以下，這在信令標準中已指定。我們馬上將看到為什么這對于跟蹤長(cháng)度匹配很重要。

分散

在時(shí)域中，我們只關(guān)心差分對的兩端在同一時(shí)刻跨過(guò)HI和LOW狀態(tài)（假設為二進(jìn)制）之間的中途過(guò)渡。顯然，抖動(dòng)在這里造成了一個(gè)問(wèn)題，即它會(huì )將您的走線(xiàn)長(cháng)度限制在一定的最小容限范圍內，因此，您永遠不會(huì )在同一時(shí)刻使一對線(xiàn)的兩端完美過(guò)渡。在頻域中，我們需要考慮以下來(lái)源的色散：

幾何色散：這是由于互連的邊界條件和幾何形狀而引起的，然后，邊界和幾何形狀決定了互連的阻抗隨幾何形狀的變化。

介電擴散： 這發(fā)生在PCB基板中，并且與PCB上互連的幾何形狀無(wú)關(guān)。它包括Dk的色散和損耗。

粗糙度色散：由于銅粗糙度模型的因果關(guān)系以及高頻下的趨膚效應，會(huì )產(chǎn)生這種額外的色散來(lái)源。

纖維編織的色散：PCB層壓板中的纖維編織在整個(gè)互連中產(chǎn)生周期性的色散變化。

因為這些色散源始終存在于走線(xiàn)中，所以它們會(huì )導致實(shí)際PCB走線(xiàn)的阻抗，速度和所有其他信號完整性指標是頻率的函數。下面顯示了一個(gè)示例，該示例顯示了Dk實(shí)部中的色散如何影響微帶走線(xiàn)的阻抗。

信號速度

如果您熟悉傳輸線(xiàn)理論，那么您就會(huì )知道阻抗和信號速度密切相關(guān)。讓我們以PCB走線(xiàn)的信號速度為例。下圖顯示了具有粗糙度和色散的模擬帶狀線(xiàn)的組速度和相速度。

帶銅粗糙度和介電色散的示例帶狀線(xiàn)上信號的群速度和相速度。

在這里我們可以看到，相速度在很寬的頻率范圍內變化很大，從1 MHz到20 GHz達到2倍的變化。相速度的變化在這里是重要的參數，因為這是不同頻率分量沿互連線(xiàn)傳播的速率。通過(guò)這種變化，我們可以看到對于實(shí)際互連而言，PCB跡線(xiàn)長(cháng)度匹配與頻率之間的匹配變得多么困難。我們需要某種方式來(lái)考慮所有頻率，而不僅僅是任意選擇的單個(gè)頻率。

寬帶長(cháng)度匹配與頻率

為了制定長(cháng)度匹配的度量，我們需要考慮給定信令標準的最小允許長(cháng)度偏差。我們將此最小時(shí)間偏差稱(chēng)為tlim。我們可以寫(xiě)出以下有關(guān)長(cháng)度公差和允許的時(shí)序失配的方程：

根據允許的時(shí)序變化的長(cháng)度變化。

在此，函數k只是互連上信號的傳播常數，這也是由于色散引起的頻率的函數。我們可以采用統計方法使用稱(chēng)為“ Lp范數”的方法來(lái)處理允許的長(cháng)度不匹配。無(wú)需太過(guò)深入地研究所涉及的數學(xué)，只需知道該度量等效于計算函數和某個(gè)平均值（它們之間僅相差一個(gè)常數）之間的RMS差異即可。因此，這使其成為解決某些目標設計值和信號完整性度量（阻抗，脈沖響應衰減/延遲，串擾強度等）之間變化的理想數學(xué)工具。

使用Lp范數，我們可以根據時(shí)序不匹配限制tlim定義的一些上限來(lái)重寫(xiě)允許的長(cháng)度不匹配：

根據允許的時(shí)序變化的長(cháng)度變化。

當使用寬帶信號完整性指標進(jìn)行PCB設計時(shí)，可以將上述方程式視為一個(gè)約束條件：在確定傳輸線(xiàn)的尺寸時(shí)，這可能會(huì )影響差分對的兩端之間或中的任意兩條走線(xiàn)之間的總允許長(cháng)度偏差。高速并行協(xié)議。只要您知道傳輸線(xiàn)的傳播常數，積分就很容易計算。然后，可以使用場(chǎng)求解器來(lái)計算此值，具有標準傳輸線(xiàn)幾何形狀的分析模型來(lái)手動(dòng)計算。

只是為了給計算提供一些數字，如果我使用上面顯示的模擬帶狀線(xiàn)的相速度，我們會(huì )發(fā)現，如果允許的最大最大值，則平行的兩條單端完全隔離的跡線(xiàn)之間的最大允許長(cháng)度不匹配為2.07 mm時(shí)序不匹配為10 ps。請注意，對于10 ps，這是許多高速數字信號的邊沿速率的很大一部分。對于我上面模擬的帶狀線(xiàn)，這等于1.3041毫米的允許長(cháng)度不匹配。

總而言之，我們已經(jīng)證明，使用Lp范數可以將PCB跡線(xiàn)長(cháng)度匹配與頻率的關(guān)系降低為單個(gè)度量。如果您是PCB設計人員，則無(wú)需手動(dòng)執行此計算，而只需要使用正確的PCB布線(xiàn)工具集即可。