24小時(shí)聯(lián)系電話(huà):18217114652、13661815404
中文
行業(yè)資訊
PCB設計原型測試–簡(jiǎn)化調試的主要技巧
設計新的印刷電路板（PCB）時(shí)，我們可以做一些事情來(lái)制作有用的首次原型并簡(jiǎn)化調試。典型的方法通常如下所示：
設計計算
模擬
與組件制造商的剝離板和參考板進(jìn)行動(dòng)手工作
原理圖設計
第一板的PCB設計
第一個(gè)原型可能是工程師在項目中要做的最昂貴的，而且可以說(shuō)是最重要的板。原型的目的是證明已滿(mǎn)足要求，檢查未知數的可行性，并為設計團隊提供他們的第一個(gè)工作硬件，以便獲得與最終產(chǎn)品類(lèi)似的性能。
設計PCB的第一個(gè)原型也是最困難的部分?；舜罅康木?lái)創(chuàng )建原理圖，仿真，檢查，計算。避免昂貴的PCB杯墊以及避免重新旋轉所花費的時(shí)間非常重要。否則，這些可能會(huì )使您的客戶(hù)失去啟動(dòng)窗口的機會(huì )，或者使您失去那些至關(guān)重要的首次客戶(hù)。
以下是一些實(shí)用的技巧，可通過(guò)設計原型測試來(lái)幫助您限制在第一個(gè)原型上創(chuàng )建不可恢復問(wèn)題的風(fēng)險：
缺少調試頭對于原型中的可編程零件特別有用，這給軟件開(kāi)發(fā)團隊帶來(lái)了很多麻煩。在串行總線(xiàn)上具有一些簡(jiǎn)單的2.54mm或1.27mm間距接頭連接器，對于調試串行連接設備的軟件工程師有很大的幫助。
僅將一些2針接頭連接器專(zhuān)用于GND也是有益的。這樣可以方便地使用鱷魚(yú)夾進(jìn)行探測。將一些備用I / O綁定到FPGA的接頭連接器，可以輕松連接邏輯分析儀-從而提供了另一個(gè)有用的調試工具，而無(wú)需接觸烙鐵。
原型中始終要有一些測試點(diǎn)，以便輕松測量所有電源電壓和參考電壓?？梢詫⑻结槉A在上面的東西很有幫助，以便可以進(jìn)行動(dòng)態(tài)測量。騰出手來(lái)進(jìn)行范圍控制或程序。
在micros或FPGA的備用I / O上也有測試點(diǎn)。如果缺少某些東西，而您只需要另一個(gè)輸出或輸入，這些額外的I / O將派上用場(chǎng)。例如，最近，一個(gè)錯誤導致關(guān)鍵中斷線(xiàn)被錯過(guò)了。釋放I / O，尤其是使用BGA，可以通過(guò)簡(jiǎn)單的Mod線(xiàn)解決此問(wèn)題。
始終考慮測試點(diǎn)的大小及其位置。如果您要探測的是高速軌道或關(guān)鍵時(shí)鐘，則將到測試點(diǎn)的存根軌道最小化。這樣，您就不會(huì )影響您要測量的信號的完整性。
對于多塊板的組裝，通過(guò)在組裝的不同階段使用可訪(fǎng)問(wèn)總線(xiàn)的TP /接頭，減少通過(guò)多塊板的時(shí)間追趕問(wèn)題。這將有助于以后的調試和開(kāi)發(fā)。
在原型中擁有足夠多的信號測試點(diǎn)是一件好事，但必須考慮到探頭的返回路徑。在沒(méi)有緊密的GND探針點(diǎn)來(lái)補充測試點(diǎn)的情況下，您會(huì )看到接地阻抗和接地環(huán)路尺寸增加，因為您必須將探頭的接地端連接到相對于測試點(diǎn)較遠的地方。較大的GND環(huán)路充當天線(xiàn)，會(huì )吸收來(lái)自環(huán)境的大量噪聲，從而損害敏感的小信號測量結果。確保為GND放置方便的夾子測試點(diǎn)-特別是在需要仔細測量過(guò)沖和下沖的區域附近，例如電源和高速電路。
備用I / O引腳上帶有一些調試LED肯定可以幫助調試問(wèn)題-例如，引導加載程序在您設法打開(kāi)串行端口之前就卡住了。他們可以為您快速檢查內部FPGA信號和寄存器。連接到電源軌的LED可以快速指示所有電源電路是否都在運行；如果在開(kāi)發(fā)過(guò)程中損壞了導軌，可以節省寶貴的時(shí)間來(lái)尋找問(wèn)題。LED是原型中的強大視覺(jué)調試輔助工具，無(wú)需任何設備即可進(jìn)行快速檢查。