• <noframes id="6fok0"><bdo id="6fok0"><listing id="6fok0"></listing></bdo>
    <ruby id="6fok0"></ruby>

    <progress id="6fok0"></progress>
  • <progress id="6fok0"></progress>
    <ruby id="6fok0"><table id="6fok0"></table></ruby>
  • <progress id="6fok0"><u id="6fok0"><form id="6fok0"></form></u></progress>

    24小時(shí)聯(lián)系電話(huà):18217114652、13661815404

    中文

    您當前的位置:
    首頁(yè)>
    電子資訊>
    技術(shù)專(zhuān)題>
    如何使用去耦電容放置...

    技術(shù)專(zhuān)題

    如何使用去耦電容放置來(lái)減少諧波失真


    電容器去耦差會(huì )增加失真

    PCB的電源和接地導體確實(shí)表現出一定的電感。如果我們嘗試直接通過(guò)電源和接地導體提供設備的高頻電流,則該電感會(huì )引起問(wèn)題。

    回想一下,電感兩端出現的電壓降與電流變化率成正比。因此,在較高的頻率下,電源導體和接地導體之間會(huì )出現相對較大的壓降,我們將無(wú)法向IC提供恒定的電源電壓。 

    使用高速運算放大器時(shí),電源電壓的變化將取決于信號,因此線(xiàn)性性能將大大降低。

    為了解決這個(gè)問(wèn)題,我們將去耦電容放置在運算放大器電源引腳附近。去耦電容器充當電荷源,可提供高頻電流并顯著(zhù)降低電源電壓的變化。下圖顯示了驅動(dòng)100Ω負載的AD9631運算放大器輸出的頻率成分。

     

    1.適當去耦(左)和未去耦(右)的AD9631運算放大器的頻譜輸出。 

    如您所見(jiàn),通過(guò)適當的去耦,可以大大減少失真分量。

    使電容器的接地端子遠離運算放大器輸入

    PCB布局是優(yōu)化高速板失真性能的關(guān)鍵因素??紤]以下所示的布局示例,該示例用于采用SOIC封裝的運算放大器的同相放大級。

    在這些示例中,所有組件都放置在電路板的頂側,而僅正電源軌的旁路電容器(C旁路1)在底側。我們假設電路板具有專(zhuān)用的接地層,并且以綠色圓圈表示的過(guò)孔將走線(xiàn)或焊盤(pán)連接到該接地層。 

     

    2. 兩個(gè)電路圖,其中負電源的旁路電容器的位置不同。

    如您所見(jiàn),這兩個(gè)布局完全相同,除了負軌的旁路電容器(Cpass2)的位置。雖然左側的布局將Cpasspass2的接地端放置在靠近運算放大器輸入的位置,但右側的布局嘗試使此端子靠近負載并遠離運算放大器的輸入。

    2b)中的布局可以實(shí)現更好的失真性能。 

     注意返回電流路徑

    為了理解為什么圖2b)中的布局表現出較低的失真,請考慮當施加到負載的信號具有負極性時(shí),即Cbypass2提供負載電流時(shí),流過(guò)接地層的返回電流。

    當輸出信號極性為負時(shí),從負載汲取的電流流經(jīng)頂層走線(xiàn)和運算放大器電路,如圖3中的藍色箭頭所示。 

     

    3. 與圖2相同的圖,但是用藍色箭頭顯示電流。

     我們知道,高頻回流電流直接在信號走線(xiàn)下方流動(dòng),以最大程度地減小環(huán)路面積。因此,圖3a)中布局的返回電流應遵循類(lèi)似于紅線(xiàn)所示的路徑。

    但是,必須注意的是,盡管大多數返回電流都直接在信號走線(xiàn)的下方流動(dòng),但它仍然可以在接地面上稍微散開(kāi),如圖4所示。 

    4.高頻返回電流的分布。

    因此,采用圖3a)的布局,返回電流會(huì )擾動(dòng)運算放大器輸入端的電壓。耦合至運算放大器輸入的誤差信號將取決于信號,因此將導致運算放大器輸出失真。由于與信號有關(guān)的誤差電壓僅在輸出電壓的一種極性(負極性)期間出現,因此它將主要增加二次諧波失真。

    在圖3b)的接地平面上,返回電流將選擇哪種路徑?

    同樣,信號走線(xiàn)正下方的路徑(藍色箭頭下方)將提供盡可能低的電感。但是,在這種情況下,旁路蓋的接地側非??拷撦d的接地端子。因此,與最小電感的路徑相比,圖3a)中紅色箭頭所示的路徑可以提供非常小的電阻。實(shí)際上,返回電流將選擇阻抗最小的路徑(應同時(shí)考慮路徑電感和電阻)。

    為了確定返回電流的確切分布,我們需要仿真工具。但是,我們可以推斷出一部分返回電流將流向紅色箭頭,而相對較小的電流將流向藍色箭頭。在信號走線(xiàn)下方流過(guò)相對較小的電流的情況下,我們可以期望在電路的敏感節點(diǎn)下方(運放輸入周?chē)┯幸粋€(gè)更安靜的接地。 

    使旁路電容的接地端遠離運算放大器輸入是一種減少諧波失真的有效技術(shù),并且在不同芯片制造商的不同技術(shù)文檔中通常建議使用該技術(shù)。

    如果負載遠離運算放大器輸出怎么辦?

    讓我們再看一個(gè)示例,其中負載位于距運算放大器輸出一定距離的位置,如圖5所示。

     

    5. 我們的示例運算放大器電路,但負載距離運算放大器輸出較遠。

    同樣,我們應使旁路電容器的接地端遠離運算放大器輸入。電容器應放置在靠近運算放大器電源引腳的地方,其接地端子應靠近運算放大器的輸出。

    返回電流的很大一部分應遵循上面討論的低電阻路徑,導致返回電流路徑由下圖中的紅線(xiàn)表示。

    需要適當的去耦,才能從高速運算放大器中獲得最大的線(xiàn)性度性能。此外,旁路電容器的接地端應放置在靠近運算放大器的位置,并遠離其輸入,以便我們在電路的敏感節點(diǎn)下方(運算放大器輸入附近)可以有一個(gè)更安靜的接地。

    請輸入搜索關(guān)鍵字

    確定
    色鲁99热99re超碰精品_91精品一区二区三区无码吞精_亚洲国产欧洲综合997久久_一级a性色生活片久久无
  • <noframes id="6fok0"><bdo id="6fok0"><listing id="6fok0"></listing></bdo>
    <ruby id="6fok0"></ruby>

    <progress id="6fok0"></progress>
  • <progress id="6fok0"></progress>
    <ruby id="6fok0"><table id="6fok0"></table></ruby>
  • <progress id="6fok0"><u id="6fok0"><form id="6fok0"></form></u></progress>