高速設計中阻抗控制

2020-07-23

跡線(xiàn)阻抗控制是正確確定跡線(xiàn)大小的簡(jiǎn)單問(wèn)題。當單獨考慮一條走線(xiàn)時(shí)，其阻抗將具有明確定義的值。但是，當靠近另一個(gè)走線(xiàn)或導體時(shí)，由于意外耦合，走線(xiàn)的阻抗將不同于其設計值。這種令人討厭的事實(shí)會(huì )導致沿互連線(xiàn)的阻抗變化，并且傳輸線(xiàn)和接收器之間的極端阻抗不匹配將導致信號反射。

盡管您可能已經(jīng)按照最佳實(shí)踐對PCB布局進(jìn)行了布線(xiàn)，并且僅使用設計的走線(xiàn)寬度進(jìn)行布線(xiàn)，但仍可能會(huì )面臨互連中阻抗變化的風(fēng)險。在這里，約束驅動(dòng)設計的好處是可以在布線(xiàn)時(shí)根據設計約束檢查電路板。如果您要使用舊板，并且需要分批檢查阻抗，則可以運行批處理DRC并瀏覽阻抗違規情況。

阻抗控制就是要確保PCB中走線(xiàn)的幾何形狀在每個(gè)互連中均保持一致。這適用于單端和差分對。需要定義這些約束以符合您的高速信令標準。這些信令標準又取決于您選擇的組件或您正在設計的接口類(lèi)型。

在即將到來(lái)的示例中，我們將研究如何為現有布局中的一組網(wǎng)絡(luò )定義和檢查阻抗約束。我們要檢查的四個(gè)網(wǎng)如下所示。這四個(gè)網(wǎng)絡(luò )是DDR3數據總線(xiàn)的一部分，并且需要具有34 Ohm的定義阻抗。在這里，我們將檢查這些走線(xiàn)的阻抗是否在JEDEC標準規定的限制之內，并且沿著(zhù)這些走線(xiàn)不會(huì )發(fā)生過(guò)多的反射。

 

四個(gè)阻抗控制網(wǎng)絡(luò )進(jìn)行分析

要為網(wǎng)絡(luò )組設置阻抗約束，請打開(kāi)“電氣約束設置”選項，然后導航至“路由”→“阻抗”。下圖顯示了此板上定義的兩個(gè)網(wǎng)絡(luò )組。由于兩個(gè)網(wǎng)絡(luò )組都是DDR3接口的一部分，因此該接口上走線(xiàn)的阻抗應設置為34歐姆。阻抗容差已設置為5％。

 

網(wǎng)絡(luò )組的阻抗約束

我們要檢查的四個(gè)跡線(xiàn)不是這些網(wǎng)絡(luò )組的一部分，但是如果需要，我們可以將這些跡線(xiàn)分配給這些網(wǎng)絡(luò )組。另一個(gè)選擇是在電氣約束集中單獨定義這些走線(xiàn)的阻抗約束。要應用該規則，只需在約束管理器中向下滾動(dòng)到電氣工作表中的“網(wǎng)絡(luò )”部分。當打開(kāi)“路由”→“阻抗”部分時(shí)，您將能夠看到所有網(wǎng)絡(luò )以及它們所屬的組。

如果要將網(wǎng)絡(luò )分配給電氣間隙組，只需打開(kāi)“參考電氣C組”列中的下拉菜單，然后選擇所需的電氣間隙組即可?，F在，我們將目標阻抗值分配給我們要檢查的各個(gè)網(wǎng)絡(luò )。下圖顯示目標阻抗設置為34歐姆（阻抗為5％）。定義目標阻抗值后，我們會(huì )看到網(wǎng)絡(luò )標記為紅色。如果網(wǎng)絡(luò )沒(méi)有立即標記，只需從工具欄運行設計規則檢查（在“工具”菜單下選擇“更新DRC”）。

 

單個(gè)網(wǎng)絡(luò )的阻抗約束

在上圖中，這四個(gè)網(wǎng)絡(luò )標記為紅色，因為貫穿這些網(wǎng)絡(luò )的最小值和/或阻抗值均超出34±5％范圍（32.3至35.7歐姆）。約束管理器顯示阻抗范圍為32.069歐姆至46.62歐姆；這些值可以出現在這些網(wǎng)上的任何地方。這可能是由于與其他導體的意外寄生耦合，走線(xiàn)寬度的變化或在參考平面上的間隙上布線(xiàn)引起的。

一旦確定了違反設計規則的網(wǎng)，就可以更詳細地了解設計中哪些部分違反了設計約束。查看約束違規的另一種方法是使用“工具”菜單中的DRC瀏覽器。這將顯示您在板上違反設計約束的坐標，并將標記不同類(lèi)別中的特定約束違例。

首先，選擇“反射工作流”和要檢查的網(wǎng)絡(luò )。選擇網(wǎng)絡(luò )后，單擊“開(kāi)始分析”以開(kāi)始仿真。模擬器完成后，您可以單擊“反射視覺(jué)”以查看熱圖，該熱圖標記選定網(wǎng)絡(luò )中反射的位置。您也可以單擊反射表以查看特定的過(guò)沖/下沖值及其在面板中的坐標。由于我們正在處理此板上的DDR線(xiàn)，因此可以將這些值與反射表中的JEDEC規范進(jìn)行比較。

下圖顯示了我們正在檢查的四組網(wǎng)的反射結果。從此圖像中，我們看到反射主要發(fā)生在元件焊盤(pán)上。這些值以紅色標記，僅產(chǎn)生?10 mV的回鈴。30 mV的回鈴在互連上較早出現，并且不能通過(guò)Reflection Vision工具輕松看到。您需要雙擊阻抗表中的相應條目以查看這些結果。

 

反射工作流結果

沿著(zhù)這些網(wǎng)絡(luò )的30 mV回鈴發(fā)生在較早圖像中所示的長(cháng)度匹配段附近的多個(gè)點(diǎn)。阻抗工作流分析可以幫助您解釋這些反射是由于沿互連線(xiàn)的阻抗變化而引起的，從視覺(jué)上看，這些變化將變得更加明顯。

要檢查阻抗變化，請在分析工具欄中選擇“阻抗工作流程”選項。選擇相同的網(wǎng)絡(luò )以分析并運行仿真?？梢酝ㄟ^(guò)選擇“阻抗視覺(jué)”選項來(lái)查看整個(gè)互連的阻抗，該選項將再次顯示帶有顏色編碼阻抗值的熱圖。

四網(wǎng)阻抗變化

從這里，我們可以立即看到阻抗從?46 Ohms突然轉變?yōu)?34 Ohms的位置，從紅色部分和藍色部分之間的長(cháng)度變化，這應該顯而易見(jiàn)。這對應于這些網(wǎng)絡(luò )中具有較高過(guò)沖的區域。在這里，下一步是將信號過(guò)沖和阻抗變化與信令標準進(jìn)行比較。這些網(wǎng)絡(luò )的紅色部分是FPGA上BGA扇出的一部分，因此，限制扇出部分的寬度會(huì )受到限制，以防止過(guò)多的反射和損耗。

上面顯示的相同模擬步驟可用于檢查電路板上的不同對網(wǎng)。您只需要選擇該對的兩端即可確保整個(gè)電路板上的差分阻抗保持一致。對于差分對，您還需要檢查與長(cháng)度匹配公差的一致性，可以約束管理器中定義長(cháng)度匹配公差。然后，可以使用DRC瀏覽器來(lái)確定發(fā)生長(cháng)度匹配沖突的位置，并且路由工具將使您可以應用標準長(cháng)度匹配段，以使差分對保持同步。