高速PCB設計技術(shù)

2020-03-23

1.簡(jiǎn)介

高速數字電路的需求逐年增加，對可靠高速PCB的需求也在逐年增加。數字PCB電路緊湊地裝有微處理器，電源和許多其他組件，它們的工作頻率容易超過(guò)1 GHz。這些系統每秒能夠管理數十億次操作。此設置的性能取決于設計階段的工作，以?xún)?yōu)化由于高速操作而可能出現的任何問(wèn)題。高速PCB系統中的典型問(wèn)題包括阻抗不連續，信號反射，EMI和噪聲產(chǎn)生。本文重點(diǎn)討論此類(lèi)問(wèn)題以及在高速PCB設計中應避免的問(wèn)題。

2.高速PCB的應用

高速PCB是計算機，智能手機等計算設備的核心。這些設備本質(zhì)上很復雜。因此，期望PCB堅固且可靠。高速電路的應用在通信，航空航天和物聯(lián)網(wǎng)領(lǐng)域不斷增長(cháng)?？紤]到應用程序的重要性，在設計高速電路的電路板布局時(shí)，必須了解必須遵循的注意事項。典型的高速系統結合了HDMI，PCI Express，USB或SATA等技術(shù)。借助這些技術(shù)，設計人員將可以應對高速設計的限制。

3.設計注意事項

以下內容被認為是設計高速PCB以便在低功耗環(huán)境中實(shí)現高速運行的首先選擇技術(shù)。

時(shí)鐘選擇和優(yōu)化

最小化來(lái)自電網(wǎng)的車(chē)載噪聲

最小化信號走線(xiàn)之間的串擾

減少信號反射

針對EMI形式環(huán)境和自耦合優(yōu)化系統

正確的阻抗匹配和線(xiàn)路端接

平面圖–包裝所有組件

4.板材的選擇

板材料的選擇取決于材料的介電常數和損耗角正切。損耗角正切是當電磁波穿過(guò)材料時(shí)從材料中損失的能量。損耗角正切值越高，能量損耗越大。材料的介電常數為

ε - [R =ε/ε 0

其中ε - [R是介電常數，ε ?是自由空間中（法拉/米）的介電常數ε為在（法拉/米）的材料的介電常數。ε ?值約為8.85×10 -12每米（F / m）的法拉。介電常數決定了材料提供的阻抗，并且信號可以在介電常數較低的材料中更快地傳播。PCB設計中使用的典型介電材料是FR4。它的介電常數介于4.1和4.5之間，損耗正切值為0.019 @ 1MHz。

4.1。微帶設計

單個(gè)接地平面上的信號走線(xiàn)的行為類(lèi)似于微尖線(xiàn)布局，而兩個(gè)接地平面之間的信號走線(xiàn)則充當帶狀線(xiàn)布局。微帶線(xiàn)的特性阻抗由下式給出為了獲得相同的阻抗值，帶狀線(xiàn)布局中的電介質(zhì)跨度必須比微帶狀布局更大，因此，帶狀線(xiàn)往往比微帶狀布局更厚。

4.2。地平面設計

PCB中的接地層有助于屏蔽，散熱，通用參考電壓并減少雜散電容。電路中的電流在低阻抗路徑中趨于降低。在非常高的頻率下，快速上升的信號邊沿耦合到接地層，從而在接地層中產(chǎn)生電流尖峰。該電流尖峰會(huì )損壞PCB的模擬性能。隨著(zhù)輸入雜散電容的增加，下面的地平面的存在會(huì )影響更多的高速運算放大器。為避免這些情況，數字設備，模擬設備和接地層之間應保持適當的距離。不太敏感的電鍍金屬可以用作接地層。

5.電源和時(shí)鐘設計

電源是PCB電路中板載低頻噪聲的重要來(lái)源。通過(guò)使用并聯(lián)電容器將電源層連接到接地層，可以確保高速系統中的電源完整性。不同值的并聯(lián)電容器可確保在很寬的頻率范圍內具有較低的交流阻抗。數字和模擬設備應使用單獨的電源層，以很大程度地減少噪聲耦合。

時(shí)鐘選擇對于確保PCB布局上的所有信號都相對于時(shí)鐘信號在正確的時(shí)間到達非常重要。時(shí)鐘不正確可能會(huì )導致上升沿檢測或下降沿檢測問(wèn)題。這將導致數據損壞。時(shí)鐘速度決定了整個(gè)系統的速度。

通過(guò)穿過(guò)連接線(xiàn)和導線(xiàn)的寄生電感，寄生電阻和寄生電容，平面規劃和裝箱對噪聲，通信延遲，邊沿速率和頻率響應具有重大影響。芯片設計，封裝設計和板級設計應與原理圖設計一起完成?？梢栽谖锢聿渴鹬笆褂密浖抡鎸﹄娐愤M(jìn)行平面布置。從一開(kāi)始就指定組件的位置和信號路由，有助于設計人員確保設計能夠按預期的方式工作。這降低了成本和返工時(shí)間，從而減少了產(chǎn)品的周期時(shí)間。

6.信號完整性

PCB由各種頻率不同的信號組成，包括模擬和數字。這些信號對噪聲和耦合敏感。在布線(xiàn)，屏蔽和阻抗匹配方面必須格外小心，以確保信號完整性。

6.1。路由

下面列出了路由過(guò)程中要遵循的某些準則

高頻時(shí)鐘走線(xiàn)應盡可能平直。在需要彎曲的情況下，弧形彎曲比直角彎曲更可取，以避免由于不連續而造成的信號損失。

終止時(shí)鐘信號，這將有助于很大程度地減少反射。

敏感的信號走線(xiàn)需要高度隔離，因此應在單獨的層上布線(xiàn)。

帶狀線(xiàn)的長(cháng)時(shí)間平行運行減少了同一板上信號走線(xiàn)的近距離。這將減少電感耦合。

避免使用多個(gè)通孔，因為它們會(huì )引起阻抗不匹配并增加電感。

6.2。阻抗匹配

發(fā)射器和接收器之間的阻抗匹配將直接影響信號的完整性。線(xiàn)路匹配不當會(huì )產(chǎn)生信號反射和信號損失。源阻抗（ZS）必須等于走線(xiàn)阻抗（Zo）和負載阻抗（ZL）。正確終止傳輸線(xiàn)可確保匹配和信號完整性。

7. EMI優(yōu)化

影響設備的EMI可能是由于自身耦合或與周?chē)渌娮釉O備相互耦合造成的?？梢允褂媚承┘夹g(shù)在高速電路中優(yōu)化EMI。

7.1。匹配和路由

未匹配或未終止的信號跡線(xiàn)會(huì )引起反射。這導致信號回鈴到源。這是一種自EMI。正確匹配可確保消除信號振鈴。正確的布線(xiàn)還可以降低自耦合EMI。

7.2。EMI濾波器和屏蔽

PCB中的屏蔽使用細長(cháng)的接地層完成。接地平面導電表面上的集膚效應降低了外部EMI，從而導致電路中的信號干擾。EMI濾波器用于濾除環(huán)境EMI噪聲并將其耦合到地面。一個(gè)簡(jiǎn)單的去耦電容器設置可以用作EMI濾波器。

8.結論

在高速PCB設計中，必須在開(kāi)始物理布局過(guò)程之前計劃所有事情。良好的原理圖是良好布局的基礎。電源位置，路由，信號完整性，阻抗匹配等因素是PCB設計期間需要解決的重要考慮因素。較高的效率的設計和實(shí)現將增強PCB的可靠性和堅固性。