48V 至 3.3V 穩壓器設計項目

2021-07-19

48V 至 3.3V 穩壓器設計項目

我計劃在 48V 電源上運行燈板，這讓我有很大的下降，以降低為微控制器供電的 3.3VI 需求。我需要一個(gè)具有寬輸入電壓范圍的降壓穩壓器，它可以在非常低的占空比下運行。我需要低占空比，因為電流消耗會(huì )很輕。話(huà)雖如此，一些穩壓器不太喜歡這個(gè)，或者只是不允許輸入到輸出電壓有這么大的差距。在尋找穩壓器之前，我需要弄清楚 ESP32 的功耗是多少。那里的表格建議正常運行電流約為 20-50mA，全速傳輸數據時(shí)高達 250mA。

由于空閑狀態(tài)下的大壓降和低電流消耗，我不確定電源輸出的穩定性，所以我將把電源調節到 4.0V，而不是直接調節到 3.3V。這個(gè)更高的電壓將允許我使用一個(gè)低壓差線(xiàn)性穩壓器 (LDO) 來(lái)獲得我的最終 3.3V。通過(guò)在開(kāi)關(guān)模式電源之后使用線(xiàn)性穩壓器，我可以獲得非常穩定的低噪聲輸出，這將使 ESP32 中的收音機保持正常運行，并保持一切順利運行。

決定使用 LDO 并知道我需要提供大約 250mA 的電流后，我正在尋找一種單片（完全集成）穩壓器 IC，它可以在 30-250mA 的 43-53V 輸入中為我提供 4.0V。我決定采用采用 3x3mm DFN 封裝的 Analog Devices LT8619。我被 3-60V 的非常寬的輸入范圍所吸引，特別是被 30ns 的“快速最短開(kāi)啟時(shí)間”所吸引。它也是一個(gè)相當低噪聲的 LDO，這對于處理 RF 或音頻應用的任何事情都是有利的。

與我的所有項目一樣，您可以免費找到完整的項目，并在我的GitHub 上作為開(kāi)源發(fā)布，包括原理圖和 PCB 文件。如果您想構建類(lèi)似的電源，或者使用本文中的設計作為滿(mǎn)足您獨特要求的自己設計的基礎，這應該為您提供所需的一切。

電源設計

電源設計是一個(gè)迭代過(guò)程。如果您更改一個(gè)組件值或操作條件，則需要重新計算所有其他值和條件，以確保您所做的選擇仍然有效。對我來(lái)說(shuō)，這是選擇穩壓器，然后設計最耗時(shí)的原理圖的方面。正如您將看到的，在完成設計之前，仔細檢查所有這些計算并重新閱讀數據表中的所有注釋非常重要。

開(kāi)關(guān)頻率

盡管穩壓器 IC 是一個(gè)高效率部件，但我對我將使用的低電流消耗的效率沒(méi)有太多期望。這使得選擇一個(gè)好的開(kāi)關(guān)頻率尤為重要。較高的頻率往往會(huì )為您提供較小的組件，但是，我需要了解我所擁有的占空比的最小準時(shí)時(shí)間。較低的頻率將提供更高的效率和更大的輸入電壓范圍，但會(huì )以更大的元件為代價(jià)。在進(jìn)行了多次計算之后，我將在 300kHz 的最低頻率下運行調節器。

我最初計算了一個(gè)大約 1250kHz 的設計，但在完成布局并返回所有方程后，我意識到穩壓器永遠不會(huì )在該頻率下進(jìn)入強制連續模式。即使在 300kHz 時(shí)，它仍然可能不會(huì )，但它至少有機會(huì )在其最低頻率下進(jìn)入更高效的運行模式。

在 300kHz 時(shí)，我應該有一個(gè) 8.35% 的占空比，最短時(shí)間為 257nS。在 250mA 的滿(mǎn)負載下，效率將高達 85%，但在 50mA 負載下，這下降到 56%，這是相當令人沮喪的。從絕對值來(lái)看，損耗實(shí)際上相當小，僅為 160mW，但由于涉及的功率如此之小，所以它加起來(lái)占很大比例。與之前的單片LED 驅動(dòng)器IC 項目不同，在這個(gè)項目中，溫度對我來(lái)說(shuō)不是問(wèn)題，因為即使效率如此低，我預計使用 DFN 封裝（43°C）我也只會(huì )看到 6.5°C 的溫升C/W θja。）

電感選擇

既然已經(jīng)確定了開(kāi)關(guān)頻率，就可以為電源選擇電感器了。我計算出在我們的 300kHz 開(kāi)關(guān)頻率下，最佳電感約為 25.52uH，對我而言，低成本封裝中最接近的選項是 22uH 和 27uH。

最初，我擔心將非常適合我最初計劃的 1258kHz 頻率的低 DCR 電感器更改為具有類(lèi)似占位面積但電阻要高得多的電感器。我覺(jué)得 130 毫歐電阻應該沒(méi)問(wèn)題，因為我沒(méi)有通過(guò)它施加太多電流；數據表證實(shí)了這一點(diǎn)。雖然建議的電阻約為 40 毫歐，但數據表指出，100 毫歐是一個(gè)以犧牲效率為代價(jià)的尺寸的良好折衷。盡管這可能很好，但我并不滿(mǎn)意為了節省重新設計的時(shí)間而進(jìn)行工程權衡。如果較小的電感器便宜得多，或者可能有其他一些優(yōu)勢，我可能會(huì )堅持使用它，但我唯一值得注意的優(yōu)勢是節省了一些精力。因此，我們將在本文后面介紹這兩種設計。

反饋電容

穩壓器使用分壓器進(jìn)行反饋，就像任何其他穩壓器一樣。然而，考慮到相當大的電壓差和小負載，我認為模擬反饋回路是個(gè)好主意。由于分壓器的頂端沒(méi)有電容器，相位裕度低于 30 度的絕對最小額定值。通過(guò)在分壓器的頂部電阻上添加一個(gè) 3300pF 的電容器，我能夠將相位裕度提高到大約 52 度，高于建議的 45 度最小值。這大大改善了負載瞬態(tài)曲線(xiàn)。

輸入過(guò)濾器

我在我的其他一些項目中提到了過(guò)濾開(kāi)關(guān)電源輸入的重要性。通常我們會(huì )花很多精力來(lái)過(guò)濾輸出，以確保下游電源的 EMI 和紋波非常少，從而減少電路問(wèn)題。當您進(jìn)行合規性測試時(shí)，這種對下游過(guò)濾的關(guān)注和對輸入過(guò)濾的疏忽可能會(huì )再次困擾您。

以上是對開(kāi)關(guān)電源輸入端傳導 EMI 的模擬。紅線(xiàn)是 CISPR25 限制，如果要獲得汽車(chē)使用認證，您需要遵守該限制。此設計并非旨在用于汽車(chē)用途，但它是一個(gè)易于使用的示例?；疑幕靵y是沒(méi)有過(guò)濾器的傳導 EMI；它顯然嚴重超出了限制。藍色軌跡，您可能只能在左下角和右下角辨認出來(lái)，是帶有基本 PI 濾波器的傳導 EMI。

說(shuō)明：VIN 和 VILT 之間的簡(jiǎn)單 PI 濾波器

這種簡(jiǎn)單、低成本的濾波器在 106.16MHz 下提供超過(guò) 50dBμV 的裕量，而不是超過(guò) 20dBμV 的失敗。上圖中的 C3 和 C4 是穩壓器的現有輸入電容，設計中僅添加了 C1/C2 和 L1。

電磁合規性不是產(chǎn)品的可選部分，而是強制性要求，因此在您設計任何東西時(shí)都需要放在首位。您切換的電流越大，您就越需要關(guān)注潛在的傳導和輻射源。

線(xiàn)性穩壓器

正如我在文章開(kāi)頭提到的，我想在開(kāi)關(guān)電源的最終輸出級使用線(xiàn)性穩壓器。這是因為 ESP32 中的收音機需要有清潔電源才能獲得最佳性能，而提供清潔電源的最佳方式是通過(guò)線(xiàn)性穩壓器。線(xiàn)性穩壓器將提供來(lái)自開(kāi)關(guān)模式穩壓器的最終電源清理，并且只有 4V 至 3.3V 的壓降，產(chǎn)生的熱量非常少。

說(shuō)明：使用 Diodes Inc AP2112K 的低壓差線(xiàn)性穩壓器

我為這個(gè)設計選擇了一個(gè)相對常見(jiàn)的 Diodes Inc AP2112K 穩壓器，SOT-23-5 封裝緊湊，但足夠大來(lái)處理這個(gè)項目的電流/熱量。我在穩壓器中尋找的主要規格是壓差電壓。在輸入和輸出之間具有 0.7V 的最大可接受壓差排除了很多選擇。AP211K 的壓差為 0.4V，符合我的要求。此外，它非常便宜，這總是很好。

線(xiàn)性穩壓器需要很少的支持元件。輸出將在 1μF 的電容下穩定。我在輸入端也有 1μF 的電容，主要是為了在穩壓器附近放置一個(gè)去耦電容器。開(kāi)關(guān)模式電源上的大量輸出電容將超過(guò)任何輸入電容要求。

在我的實(shí)現中——將使用這個(gè)穩壓器——ESP32 將有它自己的大容量電容和位于模塊旁邊的去耦電容器，因此雖然更多的大容量電容可能對設計有利，但這超出了項目的這一部分的范圍。具有足夠的電容以確保穩壓器的穩定輸出對于此設計就足夠了。

成品示意圖

原理圖的其余部分相對簡(jiǎn)單。我們在輸出端安裝了去耦電容器以確保下游幾乎沒(méi)有紋波、一個(gè)欠壓鎖定分壓器和一個(gè) LED 用于視覺(jué)反饋調節器正在運行。LED 也是開(kāi)關(guān)模式調節器上的一點(diǎn)額外負載，這將略微提高其工作效率。

完成的示意圖

如上所述，此設計在 GitHub 上，因此如果您愿意，您可以下載原理圖并自行嘗試。

初始電路板設計

正如我上面提到的，我最初設計的這塊板帶有一個(gè) 6mm 方形小電感器，非常適合更高的開(kāi)關(guān)頻率。

最初設計的帶有 6mm 方形電感器的電路板

對于我想為這個(gè)設計分配的電路板面積，一切都完美契合，并且布局有一個(gè)短的穩壓器電流回路。

上圖中的 PCB 布線(xiàn)后

我對這個(gè)設計非常滿(mǎn)意，并準備稱(chēng)其為“工作完成”。然而，在您稱(chēng)設計完成之前，回顧您的筆記、瀏覽數據表并重做所有計算總是一個(gè)絕妙的主意。電源設計是一個(gè)迭代過(guò)程，如果我在迭代過(guò)程中過(guò)于專(zhuān)注于設計和計算的某個(gè)方面而錯過(guò)了一些東西，這并不奇怪。

如果輸入電壓較低，或者輸出負載較高以允許我最初確定的工作頻率，我會(huì )很樂(lè )意在我的最終項目中包含最初設計的電源。該設計本來(lái)可以工作，但是，它永遠不會(huì )有機會(huì )在輸入和輸出條件下達到穩壓器的最高效率狀態(tài)。

電路板重新設計

適合設計的電感最終是表面積的四倍。在執行工程變更單以更新 PCB 時(shí)，我們得到了一個(gè)非常有趣的 Altium 3D 車(chē)身間隙檢查演示。

顯然，這種布局需要發(fā)生巨大的變化。

嘗試盡可能少地更改布局會(huì )導致電流環(huán)路出現不良結果

我一直堅持盡可能少地改變布局，因為我很懶。不過(guò)，這種方法對我來(lái)說(shuō)效果不佳，因為我可能對布局有點(diǎn)著(zhù)迷。此處去耦電容器之間的電流回路太長(cháng)，尤其是來(lái)自較大的鋁聚合物（紫色）電容器。

此時(shí)我意識到我將不得不對組件進(jìn)行更徹底的重新安排，以實(shí)現更優(yōu)化的布局，是時(shí)候停止依附于舊布局了。

修改后的布局。連接器從電路板移開(kāi)約 1.5 毫米

使用大電感器，電流回路被迫更長(cháng)，但我對這種布局更滿(mǎn)意。兩個(gè)輸入濾波電容器最終在 VIN 連接器附近向下移動(dòng)，而不是靠近輸入電感器，這是可以接受的，因為輸入的濾波不如正常工作的電源那么重要。我們有足夠的裕量讓輸入濾波器滿(mǎn)足法規要求，但是運行不良的電源或輻射大量 EMI 的電源對我們來(lái)說(shuō)根本不起作用。

最終 PCB 的 3D 視圖

連接器還必須從電路板上移開(kāi)約 1.5 毫米，電路板加長(cháng)約 1 毫米，使我可以使用的寬度增加約 4 毫米。

最后

這種布局和設計現在可以在我的大功率照明項目的下一步中使用。我本可以簡(jiǎn)單地展示設計過(guò)程并跳過(guò)我的錯誤，但正如 Alexander Pope 所寫(xiě)的那樣，“犯錯是人性；原諒，天啊。” 我只是人類(lèi)，希望你能原諒我的錯誤。即使是經(jīng)驗豐富的工程師也需要仔細檢查他們的數字并重新閱讀數據表，然后才能稱(chēng)設計完成。否則，很容易在您的原型板中出現問(wèn)題。如果問(wèn)題很小，它可能會(huì )一直進(jìn)行到大規模生產(chǎn)，然后才會(huì )導致糾正成本高昂的問(wèn)題。