數字IC應該使用什么尺寸的去耦電容器？

2021-04-23

數字IC應該使用什么尺寸的去耦電容器？

關(guān)于旁路和去耦電容器，這里有很多信息。這兩個(gè)組件對于維持電源完整性和信號完整性至關(guān)重要。當您開(kāi)始閱讀有關(guān)此主題的信息時(shí)，您會(huì )發(fā)現為數字IC調整去耦電容器尺寸的過(guò)程非常簡(jiǎn)單。

旁路與去耦：有什么區別？

盡管通過(guò)閱讀一些PCB設計指南不會(huì )了解這一點(diǎn)，但旁路和去耦電容器并不涉及兩種不同類(lèi)型的電容器。這兩個(gè)術(shù)語(yǔ)指的是電容器的功能，而不是電容器的設計或所用的材料。許多設計人員將兩個(gè)電容器及其功能互換使用。本質(zhì)上，任何給定的電容器都可以用作旁路或去耦電容器。

旁路電容器背后的意圖是通過(guò)將噪聲直接“旁路”到地面來(lái)防止噪聲從電源進(jìn)入PCB系統。由于電容器還用作接地的高通濾波器，因此可以使用電容器將系統中的高頻噪聲直接傳遞到接地回路。實(shí)際上，直流電源輸出中存在的低電平噪聲永遠不會(huì )進(jìn)入系統。

將此與另一種使用電容器的電源完整性進(jìn)行比較。當放置在IC的電源和接地引腳上時(shí)，電容器執行的功能與使用電源時(shí)相同，因此有時(shí)也稱(chēng)為旁路電容器。實(shí)際上，它提供了與旁路相同的功能，即，它通過(guò)電容性阻抗提供了一條接地路徑。但是，它執行的另一項功能非常重要，因此，該放置使電容器成為去耦電容器。當一個(gè)邏輯IC切換時(shí)，它可以提高自身和附近其他IC的接地電位，這種現象也稱(chēng)為接地反彈。將去耦電容器連接至IC的電源和接地引腳，可將其電勢與板上其他IC的電勢“去耦”。

盡管這兩個(gè)術(shù)語(yǔ)最初旨在引用不同的功能而不是不同類(lèi)型的電容器，但是任何想要確保電路板上功率和信號完整性的設計人員都需要為其旁路或去耦電容器選擇合適的尺寸。某些用于不同組件的數據手冊會(huì )強調在組件的電源和接地引腳之間增加一個(gè)專(zhuān)用的去耦電容器（他們通常將其稱(chēng)為旁路電容器）以達到信號完整性的目的。選擇正確的去耦電容器尺寸需要了解兩點(diǎn)：

電容器的實(shí)際電學(xué)行為以及如何在電路模型中對其進(jìn)行描述

電容器的時(shí)域響應及其在放電過(guò)程中如何傳遞電流

等效電容器型號

為了選擇合適的電容器尺寸，您需要檢查電容器的基本電路模型。盡管我們想認為電容器的行為完全符合理論所指出的那樣，但實(shí)際上并非如此。因此，有一個(gè)經(jīng)驗的RLC模型可用來(lái)解釋任何電容器的行為。

用于電容建模的等效RLC電路

在此模型中，ESR和ESL分別是等效串聯(lián)電阻和等效串聯(lián)電感。C的值可以視為組件數據表中引用的電容。最后，R的值說(shuō)明了形成電容器的電介質(zhì)的電導率。這說(shuō)明了在電容器充電并從電路中移除后在任何電容器中都會(huì )發(fā)生的瞬態(tài)泄漏。該值通常足夠大，可以忽略。

在此模型中（忽略R），假設連接到電路兩端的負載為0歐姆，則值（ESR /（2 * ESL））是等效電路的阻尼常數。這決定了在完全充電/放電情況下電路對輸入電壓變化的響應速度。您應該檢查電容器的數據表，以便可以計算阻尼常數。

如果要斷開(kāi)具有更快開(kāi)關(guān)速度的數字電路的去耦，那么您將需要選擇一個(gè)具有等效阻尼常數的電容器，該電容器會(huì )嚴重阻尼或稍微過(guò)阻尼該電路，以抑制放電期間的振鈴。只要放電速率短于開(kāi)關(guān)時(shí)間，那么去耦電容器將能夠快速補償電壓波動(dòng)。

調整數字IC的總去耦電容

注意，以上關(guān)于等效模型中的放電速率的要點(diǎn)并未說(shuō)明所需的電容。確定總去耦電容大小的一種方法是考慮需要傳遞給IC的最大電荷量，應將電荷傳遞給IC的速度以及要補償的電壓波動(dòng)的大小。由于大多數負載都是電容性的，因此可以將到達負載的電流與信號電壓從OFF變?yōu)?span>ON的速率相關(guān)（反之亦然）：

請注意，您可以將類(lèi)似的技術(shù)應用于純電阻或電感負載。讓我們看一下具有多個(gè)開(kāi)關(guān)輸出的數字IC上的容性負載。

示例：具有12個(gè)輸出的數字IC

展示如何將此公式用于容性負載的最佳方法是一個(gè)示例。假設您有一個(gè)具有12個(gè)輸出的數字IC，其中每個(gè)輸出信號為5 V，上升時(shí)間為6 ns。每個(gè)輸出驅動(dòng)一個(gè)負載電容為50 pF的負載。如果將信號的上升時(shí)間近似為線(xiàn)性，則上式中的導數可寫(xiě)為dV = 5 V，dt = 6 ns。因此，每個(gè)輸出所需的電流為：

示例IC的每個(gè)輸出電流

如果將全部12個(gè)輸出同時(shí)從高電平切換到低電平，則來(lái)自接地層的總電流涌入為500 mA。這種涌入會(huì )引起接地平面電勢的變化，從而導致信號電勢的變化，并且電容器應補償信號電勢的這種變化。如果我們假設ON狀態(tài)的閾值為4.5 V，則為了防止誤碼，需要補償的電壓降為0.5V。此外，必須在6 ns之內進(jìn)行補償。因此，最小去耦電容為：

示例去耦電容器的最小電容

在這里，您至少應使用6 nF電容器在6 ns內補償最大0.5 V電壓。請注意，在本示例中，一些準則會(huì )建議并聯(lián)使用兩個(gè)3 nF電容器，因為這會(huì )將ESR降低2倍，但也將ESL降低2倍，因此對阻尼的影響為零。如果電容器的響應衰減不足，則可以選擇使用更大的電容器，因為這樣會(huì )使響應更接近臨界阻尼或過(guò)度衰減的情況。但是，并聯(lián)使用兩個(gè)電容器有助于使PDN網(wǎng)絡(luò )的阻抗譜在電容器的諧振頻率附近變平。

可以將類(lèi)似的方法應用于電源總線(xiàn)上的去耦電容器，盡管您需要考慮紋波電壓（或開(kāi)關(guān)電源的開(kāi)關(guān)速度），輸出中的整體噪聲譜以及PDN阻抗等因素。它還有助于了解電感在PDN中的作用，無(wú)論是寄生電感還是故意放置的組件。

隨著(zhù)電路板工作在更低的水平，更高的數據速率和更嚴格的噪聲要求下，每個(gè)設計人員都應擁有所需的工具，以選擇并放置PCB的旁路和去耦電容器。