• <noframes id="6fok0"><bdo id="6fok0"><listing id="6fok0"></listing></bdo>
    <ruby id="6fok0"></ruby>

    <progress id="6fok0"></progress>
  • <progress id="6fok0"></progress>
    <ruby id="6fok0"><table id="6fok0"></table></ruby>
  • <progress id="6fok0"><u id="6fok0"><form id="6fok0"></form></u></progress>

    24小時(shí)聯(lián)系電話(huà):18217114652、13661815404

    中文

    您當前的位置:
    首頁(yè)>
    電子資訊>
    行業(yè)資訊>
    PCB設計要點(diǎn)是什么?

    行業(yè)資訊

    PCB設計要點(diǎn)是什么?


      一、PCB設計要點(diǎn):1.元件封裝的準備。 盡量調用標準封裝庫中的文件; 嚴密按照所選期間的datasheet上的規范制作封裝,不能忽略累積誤差; 注意二極管、三極管等極性元件以及一些非對稱(chēng)元件的引腳定義不能搞錯. 2.合理布局。 盡量按照參考板的模式進(jìn)行布局; 模塊化布局; 要求模擬電路與數字電路分開(kāi); 輸入模塊和輸出模塊隔離; 去耦電容盡量靠近元件的電源/地; 電源等發(fā)熱單元要考慮散熱,主發(fā)熱元件靠近出風(fēng)口,大體積元件的放置避開(kāi)風(fēng)路; 元件分布均勻,避免電流過(guò)于密集; 板上的跳線(xiàn)或按鍵考慮易操作性; 元器件的排列盡量整齊美觀(guān); 考慮機械尺寸,不要超過(guò)結構所允許的范圍。 3.PCB分層 如果有參考板,按照參考板進(jìn)行分層; 多層板安排:頂層和底層為元件面,第二層為地平面,倒數第2層為power layer; 在不影響性能的情況下,減少PCB層數,降低成本?! 《?、電源考慮 系統電源入口做高頻和低頻濾波處理; 功率較高的器件配備大容量電容去除低頻干擾; 每個(gè)器件配備0.1uF電容過(guò)濾高頻干擾; 高頻器件電源管腳和電容之間串連磁珠達到更好的效果; 去耦電容的引線(xiàn)不能過(guò)長(cháng),特別是高頻旁路電路不能帶引線(xiàn)?! ∪?、時(shí)鐘考慮 時(shí)鐘電路要盡量靠近芯片; 晶體下方不要走線(xiàn); 晶體外殼接地,增加抗電磁干擾能力; 頻率大于200MHz的時(shí)鐘信號有地線(xiàn)護送; 時(shí)鐘線(xiàn)寬大于10mil; 時(shí)鐘輸出端串連22~220歐的阻尼電阻?! ∷?、高速信號 采用手工布線(xiàn); 高速總線(xiàn)走線(xiàn)盡量等長(cháng),并且在靠近數據輸出端串聯(lián)22~300歐的阻力電阻; 高速信號遠離時(shí)鐘芯片和晶體; 高速信號遠離外部輸入輸出端口,或地線(xiàn)隔離?! ∥?、差分信號 差分信號線(xiàn)要平行等長(cháng); 信號之間不能走其他信號線(xiàn); 信號要求在同一層上?! ×?、走線(xiàn)規范 不同層的信號垂直走線(xiàn); 地線(xiàn)和電源層不要走線(xiàn),否則要保證平面的完整性; 導線(xiàn)寬度不要突變; 導線(xiàn)變向時(shí)倒角要大于90度; 定位孔周?chē)?.5mm范圍不要走線(xiàn)。 另外必須要完全通過(guò)PCB規則的DRC檢查。

    請輸入搜索關(guān)鍵字

    確定
    色鲁99热99re超碰精品_91精品一区二区三区无码吞精_亚洲国产欧洲综合997久久_一级a性色生活片久久无
  • <noframes id="6fok0"><bdo id="6fok0"><listing id="6fok0"></listing></bdo>
    <ruby id="6fok0"></ruby>

    <progress id="6fok0"></progress>
  • <progress id="6fok0"></progress>
    <ruby id="6fok0"><table id="6fok0"></table></ruby>
  • <progress id="6fok0"><u id="6fok0"><form id="6fok0"></form></u></progress>