兩個(gè)具有50歐姆阻抗的替代4層PCB 堆疊

2021-10-15

兩個(gè)具有50歐姆阻抗的替代4層PCB 堆疊

從 2 層板升級到 4 層板的新設計師可能已經(jīng)準備好開(kāi)始使用電源和接地層，并且大多數制造商都會(huì )提供標準疊層來(lái)幫助您構建設計。您經(jīng)常會(huì )看到推薦的基本疊層是 SIG/GND/PWR/SIG 類(lèi)型的疊層，其中內部層是平面或大多邊形。對于許多類(lèi)型的設計，只要不犯一些簡(jiǎn)單的布局和布線(xiàn)錯誤就可以了。

如果您需要執行更高級的操作，例如在電路板兩側放置和布線(xiàn)高速組件，則需要使用替代疊層。導致基本 4 層堆疊的典型布線(xiàn)錯誤涉及在表層之間布線(xiàn)高速信號而沒(méi)有提供清晰的返回路徑，從而導致電路板產(chǎn)生大量輻射 EMI。相反，您應該使用這些替代的 4 層疊層之一來(lái)創(chuàng )建您的 PCB疊層和布局。

堆疊 #1：GND/SIG+PWR/SIG+PWR/GND

該疊層在外層使用接地以提供對外部 EMI 的高屏蔽。它還可以為 ESD 返回 GND 并最終返回到設備底盤(pán)或接地提供一個(gè)很好的簡(jiǎn)單路徑，而無(wú)需遵循通過(guò)通孔到達內部層的路徑。從 EMI 和 ESD 的角度來(lái)看，這種類(lèi)型的設計，外層接地，低阻抗直接連接到 GND，絕對是最安全的設計。如果需要，它還可以很好地擴展到更高的層數。

這種疊層提供了對外部噪聲的高屏蔽，但對抑制不同層上高速信號之間的內部噪聲（串擾）幾乎沒(méi)有作用。

這種疊層的潛在問(wèn)題是不同層上的信號之間的串擾。通常情況下，電路板中的粗芯約為 40 密耳左右，但這不一定足以保證走線(xiàn)不會(huì )收到串擾，尤其是在高速情況下。防止電感串擾的最佳方法是在不同層上使用正交布線(xiàn)。此外，請勿將其用于過(guò)高速度的信號或高頻，否則您可能會(huì )看到信號層之間的電容串擾（在高功率 GHz 頻率下更是如此）。

要消除串擾問(wèn)題，請考慮如下所示反轉此疊層。

堆疊 #2：SIG+PWR/GND/GND/SIG+PWR

對我來(lái)說(shuō)，這種疊層更可取，特別是對于任何需要在電路板的兩個(gè)表面層之間傳輸高速信號的電路板。這個(gè)疊加只是前一個(gè)疊加的倒置。然而，它的功能是不同的，它并不一定意味著(zhù)提供與外部噪聲源的高度隔離。相反，它是需要高速組件和電路板兩側布線(xiàn)的系統的更好選擇。為 50 歐姆控制阻抗設計這種4 層疊層也很容易。最后，確保在進(jìn)行信號轉換的任何地方將 GND 平面與附近的過(guò)孔連接。

在 SIG+PWR/GND/GND/SIG+PWR 疊層中，PWR 平面中的數字返回電流可能會(huì )沿著(zhù)一個(gè)非常大的回路返回接地。一種路徑是通過(guò)最近的去電容，但這并不能消除低頻 EMI。

這種疊層的折衷是對外層信號的屏蔽較低。電路板每一側的信號相互屏蔽，但不受外部輻射源的影響。這種疊層還有另一個(gè)優(yōu)勢，即您可以直接布線(xiàn)到組件中，而無(wú)需切割地平面?？傮w而言，與標準 SIG/PWR/GND/SIG 疊層相比，此疊層和之前的疊層的這些優(yōu)勢非常適合在兩個(gè)表面上布線(xiàn)的高速設計。

為什么這些堆疊更適合單端高速信號

4 層板的標準 SIG/PWR/GND/SIG 疊層仍然適用于高速，但您只能在板的一側可靠地支持中到高速數字。這是由于 SIG/GND 層對非常適合數字信號；與GND層相鄰的信號層是應該用于數字的層，原因如下：

受控阻抗： GND 層和 SIG 層之間的緊密間距允許您將受控阻抗單端走線(xiàn)定義為 50 歐姆（或某些其他阻抗），而不會(huì )使走線(xiàn)過(guò)寬。

屏蔽： SIG+PWR/GND/GND/SIG+PWR疊層對內部噪聲和層間串擾的屏蔽能力最高，而反向疊層對外部噪聲的屏蔽能力最高，但如果布線(xiàn)不正確，則會(huì )產(chǎn)生內部串擾.

清晰的返回路徑：電容耦合返回路徑具有低阻抗，因為它直接在接地層中被激發(fā)。將此與 SIG/PWR 層對形成對比，后者呈現高阻抗返回路徑或產(chǎn)生 EMI 的非常大的返回電流環(huán)路。

您將看到使用這些替代堆棧之一的最大原因是此列表中的最后一點(diǎn)，需要提供返回路徑。電源平面中感應的返回路徑是不可預測的，并且可能非常大。

在 SIG/PWR/GND/SIG 疊層中，PWR 平面中的數字返回電流可能會(huì )沿著(zhù)非常大的回路返回接地。一種路徑是通過(guò)最近的去電容，但這并不能消除低頻 EMI。

為了嘗試減少數字信號返回路徑的環(huán)路面積和阻抗，一個(gè)創(chuàng )可貼可能是在電源平面上方的走線(xiàn)周?chē)谋韺由戏胖靡恍└层~。但是，走線(xiàn)和信號之間的電容耦合可能很弱，并且不能保證大幅降低 EMI。

盡管您只有一個(gè)理想的數字信號層而不是兩層，但標準的 SIG/PWR/GND/SIG 疊層還有其他優(yōu)點(diǎn)。使用專(zhuān)用電源平面，您仍然可以路由比用于路由電源的覆銅更高的電流；這在需要一些數字控制電路的電力系統中很有用。背層可用于固定各種其他組件，如連接器或無(wú)源器件。

標準 4 層堆疊設計的重要要點(diǎn)，尤其是在 4 層電路板中放置電源時(shí)，是這樣的：包括專(zhuān)用電源層不會(huì )導致您的設計自動(dòng)通過(guò) EMC 測試。但是，不要僅僅因為您在統一的電源平面上布線(xiàn)就假設您可以隨意布線(xiàn)您的數字信號。了解返回路徑如何在電源平面中傳播以及它最終如何通過(guò)高阻抗返回路徑耦合回地面更為重要。

無(wú)論您想要構建哪種類(lèi)型的 4 層 PCB疊層，CircuitMaker 中易于使用的設計工具都可以幫助您快速自定義疊層并創(chuàng )建您的 PCB布局。所有 CircuitMaker 用戶(hù)都可以創(chuàng )建將設計從構思轉變?yōu)樯a(chǎn)所需的原理圖、PCB布局和制造文檔。用戶(hù)還可以訪(fǎng)問(wèn) Altium 365 平臺上的個(gè)人工作區，在那里他們可以在云端上傳和存儲設計數據，并在安全平臺上通過(guò)網(wǎng)絡(luò )瀏覽器輕松查看項目。