• <noframes id="6fok0"><bdo id="6fok0"><listing id="6fok0"></listing></bdo>
    <ruby id="6fok0"></ruby>

    <progress id="6fok0"></progress>
  • <progress id="6fok0"></progress>
    <ruby id="6fok0"><table id="6fok0"></table></ruby>
  • <progress id="6fok0"><u id="6fok0"><form id="6fok0"></form></u></progress>

    24小時(shí)聯(lián)系電話(huà):18217114652、13661815404

    中文

    您當前的位置:
    首頁(yè)>
    電子資訊>
    技術(shù)專(zhuān)題>
    跟蹤電路設計中的電壓...

    技術(shù)專(zhuān)題

    跟蹤電路設計中的電壓和電流


    原理圖是您設計開(kāi)始的地方,真正的工程就在這里。原理圖還應該是您在致力于特定設計和布局之前可以隨意嘗試不同設計選擇的地方。如果您使用帶有集成模擬器的正確的原理圖設計工具集,則不必局限于特定設計,并且可以在開(kāi)始PCB布局之前檢查系統的電氣性能。

    設計原理圖的重要部分是跟蹤整個(gè)電路的電壓和電流。當原理圖編輯器包含一組集成的仿真和測量工具時(shí),可以很容易地直觀(guān)地跟蹤電路中功率的分布位置。并非所有的SPICE仿真軟件包都提供跟蹤電壓和電流在整個(gè)電路中的分布位置所需的工具,因此您不得不閱讀文本行以確定電路中每個(gè)節點(diǎn)的電壓和電流。

    電路中的電壓和電流是根據一些基本物理定律分配的。具體來(lái)說(shuō),需要使用基爾霍夫定律和歐姆定律分別跟蹤節點(diǎn)之間和節點(diǎn)之間的電壓和電流。對于簡(jiǎn)單的電路,即使存在非線(xiàn)性組件,也很容易跟蹤電路周?chē)碾妷汉碗娏?。通常,您可以使用筆和紙以及一些簡(jiǎn)單的在線(xiàn)計算器進(jìn)行此操作。

    為復雜的PCBIC設計的實(shí)際電路可能非常復雜,通常不會(huì )簡(jiǎn)化為需要求解的一組簡(jiǎn)單的聯(lián)立方程式。對于具有數十個(gè)節點(diǎn)的線(xiàn)性電路,您為基爾霍夫定律公式化的矩陣方程式在原則上是可解的,但問(wèn)題是棘手的,并且容易出現嚴重錯誤。將非線(xiàn)性組件添加到電路后,標準矩陣方程式通常會(huì )簡(jiǎn)化為一組必須通過(guò)數字求解的先驗方程式。

    集成到電路設計工具中的SPICE仿真器非常適合跟蹤實(shí)際電路中不同節點(diǎn)上的電壓和電流。只需使用電路模擬器中內置的測量工具即可。然后,您可以觀(guān)察到電壓和電流分布如何隨著(zhù)電路中不同參數的調整而變化。在此示例中,我們將查看具有多個(gè)組件和所需測量點(diǎn)的原理圖,以了解如何在整個(gè)電路中跟蹤電流和電壓。

    在復雜電路中選擇測量點(diǎn)

    下圖顯示了一個(gè)簡(jiǎn)單的子電路,該子電路將輸入信號轉換為正脈沖輸出。還有許多其他組件用于顯示此電路中的各種可能的測量點(diǎn)。在該電路中,有一個(gè)正弦波源,一個(gè)輸入pi濾波器(低通),最后是一個(gè)CMOS反相器。我們想看看在包含直流和交流部分的這種類(lèi)型的電路中電流和電壓的分布情況。

    用于SPICE仿真的原理圖

    該示意圖可以是分層結構的一部分,也可以從較大的系統中復制。當您要模擬更大結構中的電路時(shí),最好將其復制到新的原理圖中,并單獨進(jìn)行仿真。隔離要模擬的電路塊后,可以將測量探針?lè )胖迷诓煌慕M件上。您將能夠在PSpice Simulator中測量電流,電壓或功率。

    示意圖中以灰色顯示了用于跟蹤電壓和電流的測量探針。在這里,我們將電流探頭和差分電壓探頭放置在電路的輸入和輸出端口。盡管我們將研究輸入和輸出,但是這些探針可以放置在電路中的任何位置。創(chuàng )建仿真配置文件并運行PSpice Simulator后,您將需要使用許多選項來(lái)查看整個(gè)電路中計算出的電壓,電流和/或功率。

    仿真結果

    可以在PSpice中可訪(fǎng)問(wèn)的任何仿真工具中使用測量探針。一些示例分析包括:

    直流掃描:直流掃描使電路中的直流電壓在兩個(gè)值之間循環(huán),并將測量數據顯示為直流電壓值的函數??梢允褂靡粋€(gè)或多個(gè)來(lái)源進(jìn)行分析。 

    頻率掃描:在探頭處捕獲的數據將以圖表形式顯示為頻率的函數。 

    瞬態(tài)分析:這是模擬電路使用的標準時(shí)域分析。盡管瞬態(tài)分析通常是指在系統切換狀態(tài)時(shí)檢查穩定性和松弛行為,但它通常是指任何時(shí)域仿真和分析。

    參數掃描:可以?huà)呙桦娐穮?,并可以針對掃描參數的每個(gè)值捕獲并顯示測量點(diǎn)的數據。

    瞬態(tài)仿真

    一旦將任何探針?lè )胖迷谠韴D中并運行了仿真,來(lái)自這些探針的數據將顯示在PSpice Advanced Analysis程序的圖形中。Capture CIS使此操作變得容易,因為它可以直接從您的原理圖數據自動(dòng)構建SPICE仿真。下面的示例結果顯示了在上述電路的輸出端測得的電流(黃色)和電壓(綠色)。

    PSpice中的瞬態(tài)分析結果。

    在上圖中,為清晰起見(jiàn),隱藏了電源電壓和電流。在這里,我們可以看到輸出電壓和電流都非常低,盡管該電路確實(shí)提供了占空比為50%的脈沖。確定如何增加電路輸出功率的一種選擇是使用帶有不同組件的參數掃描。這將給出一系列針對不同元件值的曲線(xiàn),并使設計人員能夠找出哪些元件值可提供最大功率輸出。

    如果單擊鼠標回到Capture CIS,您將看到探針已著(zhù)色,這與PSpice中生成的曲線(xiàn)顏色相對應。此外,還有許多標簽顯示整個(gè)電路的電壓測量結果。這將向您顯示電路中的參考點(diǎn),以及相對于這些參考值的偏置點(diǎn)。

    根據PSpice仿真確定的偏置和參考點(diǎn)。

    將網(wǎng)添加到圖形

    盡管PSpice中自動(dòng)生成的圖將顯示來(lái)自原理圖中放置的測量探針的數據,但是您仍可以從原理圖中的特定點(diǎn)提取結果,而無(wú)需重新運行仿真。為此,只需創(chuàng )建一個(gè)新圖并添加新軌跡,或者可以將軌跡添加到現有圖。右鍵單擊圖形區域,然后選擇添加跟蹤以查看哪些網(wǎng)絡(luò )具有數據并可以在圖形上顯示。

    在這里,您可以從網(wǎng)絡(luò )及其包含的數據的列表中進(jìn)行選擇(網(wǎng)絡(luò )名稱(chēng)后附有[I]表示的電流,[v]表示的電壓和[p]表示的功率)。您還可以在自定義公式中使用數據,以對數刻度(dB)顯示值,并為圖形選擇許多查看選項。這些選項可用于頻域和時(shí)域數據。帶有時(shí)域結果的示例如下所示。

    通過(guò)PSpice繪制的流經(jīng)L1(紫色)和C1(深青色)的電流。

    任何時(shí)域結果都可以通過(guò)傅立葉變換轉移到頻域中。在這種情況下,由于CMOS反相器級的整流作用,傅立葉變換將顯示諧波產(chǎn)生。除了使用傅立葉變換外,另一個(gè)選擇是直接在頻域中工作。

    掃頻

    另一種可能性是通過(guò)掃頻仿真觀(guān)察頻率響應。這樣做不需要交換原理圖中的任何探針。只需在仿真配置文件中啟用頻率掃描即可。這為設計人員提供了一種跟蹤復雜電路中電壓和電流的方法,同時(shí)可以比較不同位置和不同頻率的電路響應。設計人員還可以執行其他重要的頻域分析,例如計算Bode圖。

    如果我們查看上述系統的掃頻結果,就會(huì )發(fā)現輸出在高頻下被嚴重衰減。一個(gè)因素是CMOS反相器級的帶寬,而另一個(gè)因素是輸入端的pi濾波器。該工作流程說(shuō)明了一種診斷潛在設計變更,同時(shí)還可以跟蹤電路中的電壓和電流的方法。

    使用大型系統

    我們剛剛檢查了一個(gè)電路塊,用于跟蹤電路中的電壓和電流。如果該模塊是較大系統的一部分,則可以在另一電路模塊的輸入上使用仿真結果。只需使用所需的電路模塊創(chuàng )建一個(gè)新的仿真,然后定義從輸入中的第一個(gè)模塊到第二個(gè)模塊的輸出電流/電壓。這將為您提供一種簡(jiǎn)單的方法來(lái)檢查串聯(lián)中的不同電路塊如何相互影響。

    請輸入搜索關(guān)鍵字

    確定
    色鲁99热99re超碰精品_91精品一区二区三区无码吞精_亚洲国产欧洲综合997久久_一级a性色生活片久久无
  • <noframes id="6fok0"><bdo id="6fok0"><listing id="6fok0"></listing></bdo>
    <ruby id="6fok0"></ruby>

    <progress id="6fok0"></progress>
  • <progress id="6fok0"></progress>
    <ruby id="6fok0"><table id="6fok0"></table></ruby>
  • <progress id="6fok0"><u id="6fok0"><form id="6fok0"></form></u></progress>