PCB設計線(xiàn)電感和寬度

2020-07-04

并非所有設計規則都適用于每種情況，并且經(jīng)常在沒(méi)有上下文的情況下進(jìn)行交流。調整跡線(xiàn)大小的一個(gè)特殊規則是，在可能的情況下始終選擇較寬的跡線(xiàn)。與我見(jiàn)過(guò)的許多經(jīng)驗法則不同，此特定的跟蹤法則具有一定的優(yōu)點(diǎn)。但是，當您需要控制走線(xiàn)阻抗并同時(shí)減少振鈴時(shí)，則需要仔細控制走線(xiàn)寬度，以確保傳輸線(xiàn)在特定公差范圍內具有所需的阻抗。讓我們看一下調整跡線(xiàn)大小的基本公式，以及如何將阻抗保持在公差范圍內。

IPC 2142公式僅在特定的阻抗范圍內非常精確。您應該使用更準確的Hartley方程來(lái)確定微帶走線(xiàn)的阻抗：

 

微帶走線(xiàn)的幾何形狀，微帶阻抗的Hartley方程以及微帶走線(xiàn)的有效介電常數

已經(jīng)為對稱(chēng)帶狀線(xiàn)，嵌入式微帶線(xiàn)，共面波導和偏移/非對稱(chēng)帶狀線(xiàn)開(kāi)發(fā)了類(lèi)似的方程式。現在，我將討論限制在微帶上，但是您可以按照此處概述的其他跡線(xiàn)幾何形狀進(jìn)行操作。

 

現在，我將使用上面的公式確定正確的w值，該w值可為指定的走線(xiàn)阻抗值提供最小的單位長(cháng)度走線(xiàn)電感。最小化每單位長(cháng)度電感的需求非常重要，因為任何瞬態(tài)振鈴信號的阻尼常數（請注意，此處我們不討論反射）與PCB走線(xiàn)電感成反比。 

控制PCB走線(xiàn)電感和阻抗

如果看上面的方程，您會(huì )發(fā)現在調整走線(xiàn)和PCB走線(xiàn)電感的尺寸時(shí)要考慮三個(gè)重要的幾何參數。在實(shí)際的木板中，您將對h的值有一些限制，這將取決于木板和層的厚度。您還將受到走線(xiàn)厚度的限制，走線(xiàn)厚度與您用于電路板的銅重量成正比。這意味著(zhù)您可以在優(yōu)化問(wèn)題中使用上述方程式，同時(shí)將板中的層厚度和銅重量作為約束條件。

在此，對于給定值（t / h），基板介電常數和所需阻抗值，要確定的重要參數是（w / h）。這些值的對數是無(wú)限的，可以解決特征阻抗方程式。如果要為瞬態(tài)振鈴提供最大程度的阻尼，則需要確定（w / h）值，以最小化每單位長(cháng)度的電感。對于給定（t / h）值，基板介電常數和所需阻抗值，有效介電常數最小化的問(wèn)題可以重新定義。每單位長(cháng)度的電感，每單位長(cháng)度的電容，基板介電常數和阻抗的相關(guān)關(guān)系如下：

根據阻抗和信號速度跟蹤每單位長(cháng)度的電感和電容

您當然可以嘗試以圖形方式或通過(guò)連續的手動(dòng)計算來(lái)執行此操作。如果您嘗試通過(guò)計算導數的臨界點(diǎn)來(lái)執行此操作，則最終將得到一系列先驗方程（一個(gè)分段且一個(gè)連續?。┑某朔e，必須對（t / h）和Dk的各種值進(jìn)行數值求解。盡管從原理上講這是一個(gè)可解決的問(wèn)題，但是由于有效介電常數的非線(xiàn)性分段性質(zhì)以及存在三個(gè)相關(guān)的幾何參數這一事實(shí)，這顯然是棘手的。

解決此類(lèi)問(wèn)題的最佳選擇是使用迭代優(yōu)化算法來(lái)確定（w / h）和（t / h）的值，以最小化每單位長(cháng)度的PCB走線(xiàn)電感?？梢允褂锰荻认陆邓惴?，進(jìn)化算法，Kuhn-Tucker方法或其他非線(xiàn)性?xún)?yōu)化算法輕松解決此類(lèi)問(wèn)題。這使您可以定義（w / h）值的實(shí)際上限和下限。您還可以設置（t / h）值的限制，并根據需要將此比率用作優(yōu)化變量。

幸運的是，這個(gè)問(wèn)題很簡(jiǎn)單，可以使用Excel中的求解器工具解決。我創(chuàng )建了一個(gè)簡(jiǎn)單的電子表格，用于解決以下使用Hartley方程和電感方程的最小化問(wèn)題。在以下等式中，a和b是分別定義（w / h）和（t / h）的實(shí)際最大值的常數；這些可以由設計師選擇：

確定給定阻抗，走線(xiàn)厚度和與地平面距離的最大走線(xiàn)寬度的優(yōu)化問(wèn)題

在此，目標是確定在保持走線(xiàn)阻抗恒定的同時(shí)最小化L（如上定義）的（w / h）和（t / h）值。如果愿意，可以從銅的重量中設置一個(gè)特定的t值，設計人員可以為給定的t值（層厚）選擇h的值。

示例1：改變銅的重量和層厚度

在第一個(gè)示例中，我將允許銅的重量和層厚（即，比率（t / h）的值）為優(yōu)化變量?；褰殡姵禐?/span>Dk =4。對于上面列出的限制，我選擇了a = 5和b =2。對于我的結果，我發(fā)現（w / h）= 1.572332 時(shí)，最小電感為290 nH /米。（t / h）＝ 1.213156。

示例1的優(yōu)化結果

在解釋結果時(shí)，很明顯，如果不改變走線(xiàn)阻抗，就不能永遠增加走線(xiàn)寬度。顯然有一些優(yōu)化傳輸線(xiàn)的最佳走線(xiàn)寬度。設計人員還有一個(gè)需要選擇的剩余參數：層厚h。一旦設計者選擇了該值，就可以根據上面列出的計算比率輕松確定w和t的值。

范例2：1 oz / sq。英尺的銅重量，四層板

此示例顯示了更實(shí)際的情況。我已經(jīng)對1 oz / sq的電路板運行了上述優(yōu)化問(wèn)題。英尺的銅重量（走線(xiàn)厚度t = 0.035毫米）和具有相等尺寸的標準4層板（h = 0.393毫米），且實(shí)際介電常數Dk =4。因為我選擇了t和h的值，所以比率（t / h）不再是優(yōu)化變量，因為（t / h）= 0.089172。對于（w / h）的約束，我選擇a =5。對于我的結果，我發(fā)現當（w / h）= 1.92445 時(shí)，最小電感為292 nH /米。由于我的層厚度為0.393毫米，因此該特定電感值所需的走線(xiàn)寬度為w = 0.7563毫米（?30密耳）。

示例2的優(yōu)化結果

就像進(jìn)行完整性檢查一樣，我們可以快速計算使用此方法確定的走線(xiàn)的總電感，并將其與典型值進(jìn)行比較。?1 in。跡線(xiàn)的電感通常為5至10 nH。對于我使用該模型設計的優(yōu)化走線(xiàn)，長(cháng)度為1英寸的總電感為7.4168 nH，這在小PCB走線(xiàn)的正常測量范圍內。此外，如果您查看IPC 2152諾模圖，則可以立即使用這些結果來(lái)確定該軌跡中給定電流的溫升。

Excel中的內置進(jìn)化優(yōu)化算法需要花費大量時(shí)間才能收斂，盡管與內置GRG非線(xiàn)性算法相比，它會(huì )提供更準確的結果?？梢暂p松地將此方法用于其他跡線(xiàn)幾何形狀并獲得相似的結果