• <noframes id="6fok0"><bdo id="6fok0"><listing id="6fok0"></listing></bdo>
    <ruby id="6fok0"></ruby>

    <progress id="6fok0"></progress>
  • <progress id="6fok0"></progress>
    <ruby id="6fok0"><table id="6fok0"></table></ruby>
  • <progress id="6fok0"><u id="6fok0"><form id="6fok0"></form></u></progress>

    24小時(shí)聯(lián)系電話(huà):18217114652、13661815404

    中文

    您當前的位置:
    首頁(yè)>
    電子資訊>
    技術(shù)專(zhuān)題>
    CMOS技術(shù)中集成電路的...

    技術(shù)專(zhuān)題

    CMOS技術(shù)中集成電路的ESD保護設計


    ESD是靜態(tài)釋放的電荷(靜電)。這主要是由停留在特定表面或環(huán)境空氣中的電子失衡造成的。由電子的缺乏或過(guò)剩引起的電子不平衡會(huì )導致電場(chǎng),該電場(chǎng)能夠遠距離影響其他物體。

    ESD也指的是當兩個(gè)帶相反電荷的物體相互接觸時(shí)發(fā)生的情況。如果這兩個(gè)物體距離足夠近,則會(huì )釋放電壓,產(chǎn)生電壓尖峰,并產(chǎn)生電磁場(chǎng)。

    我們會(huì )定期觀(guān)察ESD的影響。研究發(fā)現,一個(gè)典型的人體在一個(gè)8小時(shí)的工作日內可以積累5002500伏的電荷(稱(chēng)為靜電勢)。但是,在25伏左右會(huì )損壞電子部件。

    靜電防護的重要性

    ESD故障是集成電路(IC)和其他電子系統最具挑戰性的可靠性問(wèn)題之一。實(shí)際上,行業(yè)統計數據表明,超過(guò)30%的IC故障是由ESD或電過(guò)載(EOS)事件引起的,每年給行業(yè)造成數十億美元的損失。

    但是,知道存在問(wèn)題和解決該問(wèn)題并不是相互排斥的。此外,當前的解決方案不是萬(wàn)能的解決方案。盡管這些EMI(電磁干擾)確實(shí)可能給電子系統帶來(lái)同等程度的危險,但是它們的攻擊方法并不統一。

    了解如何防止EOS事件可以節省時(shí)間和金錢(qián)

    眾所周知,所有IC和其他電子產(chǎn)品都需要ESD保護。但是,并非每種預防措施對于遇到的每種ESD模型都同樣有效。在接下來(lái)的幾段中,我將進(jìn)一步闡述它們所構成的不同模型和保護問(wèn)題。正如我之前所避免的,這也將進(jìn)一步說(shuō)明,不保證一種尺寸適合所有方法。

    ESD應力模型的類(lèi)型

    ESD可能在各種情況下發(fā)生。為了更好地解決這些問(wèn)題,已將這些ESD應力模型分為三種特定類(lèi)型或模型。ESD應力模型的三種類(lèi)型是人體模型(HBM),機器模型(MM)和充電設備模型(CDM)。

    這三個(gè)基本模型在行業(yè)中用于測量ICESD保護水平,并評估ESD應力在不同情況下的影響。

    人體模型

    顧名思義,HBM表示由ESD現象引起的ESD應力,該現象在帶靜電的人體接觸芯片并形成放電路徑時(shí)發(fā)生。 

    機器型號

    MM表示ESD應力,該現象是由帶電的帶電荷的機器或工具與芯片接觸并在生產(chǎn)線(xiàn)上形成向地面的放電路徑時(shí)發(fā)生的現象引起的。

    充電設備型號

    CDM是一種在制造,生產(chǎn)或運輸過(guò)程中對IC(集成芯片)充電的方案。此外,在IC與任何導體或地線(xiàn)接觸后,電荷在IC內部和外部之間發(fā)生轉移。

    CMOS技術(shù)中的ESD保護設計

    CMOS技術(shù)中的集成電路需要靜電放電(ESD)保護設計。CMOS技術(shù)中的ESD保護器件的選擇包括二極管,MOSFET和可控硅整流器(SCR)。

    但是,這些ESD保護設備具有一些不良的副作用。簡(jiǎn)而言之,由于寄生電容,它們會(huì )在高頻輸入/輸出(I / O)焊盤(pán)上造成信號損耗。因此,為了使這些ESD保護電路對高頻性能的影響最小,必須仔細設計I / O焊盤(pán)上的ESD保護電路。

    一旦能夠減小寄生電容,就可以輕松地將ESD保護電路與高頻電路組合或共同設計。隨著(zhù)高頻電路工作頻率的提高,針對高頻應用的片上ESD保護設計將持續成為重要的設計因素。

    CDM ESD保護設計挑戰

    近年來(lái),隨著(zhù)自動(dòng)機械和設備在生產(chǎn)線(xiàn)上的廣泛使用,CDM已被證明是所有ESD應力模型中最具破壞性的放電機制。就ESD保護設計而言,CDM已逐漸成為最重要的問(wèn)題。

    創(chuàng )建ESD安全環(huán)境將有助于提高測試的可靠性 

    CDM的最重要特征之一是低阻抗放電路徑,這導致了極快的電荷轉移。這個(gè)特殊的屬性使CDM成為CMOS技術(shù)中ESD保護的設計考慮因素。這就是為什么在CDM放電期間,上升時(shí)間非常短(通常為0.25-0.75ns)的原因,這需要較短的CDM ESD保護設計觸發(fā)時(shí)間。

    另外,隨著(zhù)芯片集成技術(shù)的改進(jìn)和新封裝技術(shù)的發(fā)展,芯片的等效寄生電容增加。因此,導致芯片所攜帶的電荷量增加,并且這需要CDM ESD保護設計的保護能力得到提高。

    總之,不能夸大CMOS技術(shù)中ICESD保護設計的重要性。隨著(zhù)IC在應用和功能方面的不斷發(fā)展和功能的不斷發(fā)展,很明顯,ESD保護設計也必須發(fā)展。

    請輸入搜索關(guān)鍵字

    確定
    色鲁99热99re超碰精品_91精品一区二区三区无码吞精_亚洲国产欧洲综合997久久_一级a性色生活片久久无
  • <noframes id="6fok0"><bdo id="6fok0"><listing id="6fok0"></listing></bdo>
    <ruby id="6fok0"></ruby>

    <progress id="6fok0"></progress>
  • <progress id="6fok0"></progress>
    <ruby id="6fok0"><table id="6fok0"></table></ruby>
  • <progress id="6fok0"><u id="6fok0"><form id="6fok0"></form></u></progress>