• <noframes id="6fok0"><bdo id="6fok0"><listing id="6fok0"></listing></bdo>
    <ruby id="6fok0"></ruby>

    <progress id="6fok0"></progress>
  • <progress id="6fok0"></progress>
    <ruby id="6fok0"><table id="6fok0"></table></ruby>
  • <progress id="6fok0"><u id="6fok0"><form id="6fok0"></form></u></progress>

    24小時(shí)聯(lián)系電話(huà):18217114652、13661815404

    中文

    您當前的位置:
    首頁(yè)>
    電子資訊>
    技術(shù)專(zhuān)題>
    ADC混合信號板的采樣...

    技術(shù)專(zhuān)題

    ADC混合信號板的采樣率和布局


    無(wú)論您是選擇將ADC內置于MCU還是作為外部組件,無(wú)論何時(shí)選擇ADC,采樣速率都是首要考慮因素,因為它將決定您再現測量信號的能力。射頻應用,模擬傳感器板和其他混合信號設備將需要至少一個(gè)具有適當選擇的ADC采樣率的ADC。

    如果要使用混合信號板進(jìn)行設計,則需要在所需的信號帶寬,采樣率和ADC的模擬輸入帶寬之間取得平衡。在使用諧波頻率時(shí),很少考慮最后一點(diǎn),但是對于需要檢測脈沖流,寬泛的諧波頻率范圍或任何其他寬帶寬信號的情況,這一點(diǎn)非常重要。如果選擇錯誤采樣率的ADC,最終將導致混疊產(chǎn)生虛假信號偽像的情況。

    這在模數轉換器(ADC和用于時(shí)域測量的示波器中會(huì )產(chǎn)生一些重要的后果。在ADC中,我們通常使用有限帶寬的信號,因此需要在時(shí)域中對其進(jìn)行數字表示。在示波器中,我們可能需要在時(shí)域中再現任何可能的信號(包括時(shí)鐘或數字信號)。所有這些都取決于設置適當的采樣率。

    就像任何其他模擬組件及其信號一樣,ADC本身也將具有一定的帶寬。就像濾波器或放大器一樣,模擬帶寬(或全功率帶寬FPBW)定義了-3 dB點(diǎn),超出該點(diǎn)會(huì )有一些滾降。同樣,就像放大器一樣,ADC直到其帶寬截止頻率都不會(huì )具有無(wú)失真的輸出。

    由于有限的輸入帶寬,除非您將采樣率設置得非常低,否則ADC的帶寬通常小于奈奎斯特頻率。除奈奎斯特頻率外,所有頻率分量都將被混疊。下面顯示了兩種不同類(lèi)型的響應,紅色區域對應于ADC混疊的頻率范圍。


    ADC中的理想,最大平坦度和高斯ADC輸入頻率響應曲線(xiàn)

    對于紅色曲線(xiàn),ADC輸入頻率響應恰好在奈奎斯特頻率處被截斷。盡管您可以通過(guò)正確的過(guò)濾器集來(lái)接近,但這種理想的行為無(wú)法物理再現。大多數ADC的實(shí)際行為對于經(jīng)常使用示波器的人們是熟悉的。響應是高斯或類(lèi)似高斯的。處理PCB中的寬帶信號的一個(gè)更好的選擇是選擇一個(gè)帶寬接近藍色曲線(xiàn)的ADC。在這里,我們有一個(gè)有效奈奎斯特頻率,等于Fs / 2.5。

    ADC采樣率與輸入帶寬的關(guān)系

    如果我們看上圖,在為混合信號板選擇ADC時(shí),有兩點(diǎn)要理解:

    信號失真已經(jīng)在混疊頻率之前發(fā)生。這可以從ADC的高斯和最大平坦頻率響應中看出。簡(jiǎn)單地增加采樣頻率將不會(huì )出現此問(wèn)題。

    使用較低的采樣頻率可以降低成本,但會(huì )增加高頻分量在信號輸出上產(chǎn)生一些偽像的機會(huì )。任何在示波器軌跡上看到幻影軌跡,毛刺或人為調制的人都對信號再現中的這些偽像很熟悉。


    再現此類(lèi)信號需要正確的ADC采樣率

    使用ADC采樣率降低PCB噪聲

    回到最初的問(wèn)題:最佳采樣率是多少?答案是……取決于!如果您的混合信號板在模擬信號上有過(guò)多的寬帶噪聲,則可以使用更高的采樣率來(lái)降低這種噪聲。對寬帶模擬信號進(jìn)行采樣時(shí),一個(gè)好的經(jīng)驗法則是將采樣率設置為信號基本頻率的25倍。

    高速采樣后,您可以將輸出通過(guò)抗混疊濾波器。以更高的速率采樣會(huì )將寬帶噪聲功率分布在更高的帶寬上,使輸出通過(guò)抗混疊濾波器將切斷不需要的高頻分量,包括高頻噪聲。

    高采樣率下ADC布局中的降噪

    選擇具有所需采樣率的ADC之后,您必須考慮自己的布局策略?;旌闲盘柊迳?/span>ADC的基本布局規則可能是讓ADC跨接在接地層的數字和模擬部分,以確保這些不同類(lèi)型的信號保持分離。像其他具有數字輸出的組件一樣,ADC容易受到接地反彈的影響,因此請確保使用旁路電容器來(lái)抑制該噪聲源并提供準確的信號再現。將此旁路電容器與ADC的接地層接地,以提供盡可能低的環(huán)路電感。

    如果ADC正在接收RF信號,請考慮使用共面波導配置來(lái)路由輸入線(xiàn)。這將有助于將線(xiàn)路與其他模擬組件隔離開(kāi)來(lái),并減少串擾。要避免將時(shí)鐘信號與時(shí)鐘走線(xiàn)串擾,請小心在靠近ADC輸入或輸出走線(xiàn)的地方布線(xiàn)時(shí)鐘信號。時(shí)鐘和數字輸出線(xiàn)之間的串擾在時(shí)鐘線(xiàn)上產(chǎn)生正弦噪聲信號。然后,它可以作為相位調制耦合回模擬輸入,從而在高采樣率下產(chǎn)生錯誤的信號再現。布線(xiàn)時(shí),盡量減少時(shí)鐘線(xiàn)和信號線(xiàn)之間的寬邊耦合。

     

    請輸入搜索關(guān)鍵字

    確定
    色鲁99热99re超碰精品_91精品一区二区三区无码吞精_亚洲国产欧洲综合997久久_一级a性色生活片久久无
  • <noframes id="6fok0"><bdo id="6fok0"><listing id="6fok0"></listing></bdo>
    <ruby id="6fok0"></ruby>

    <progress id="6fok0"></progress>
  • <progress id="6fok0"></progress>
    <ruby id="6fok0"><table id="6fok0"></table></ruby>
  • <progress id="6fok0"><u id="6fok0"><form id="6fok0"></form></u></progress>