指定受控阻抗要求

2021-09-23

指定受控阻抗要求

電路板制造商投資了先進(jìn)的建模軟件和測試設備，以指定受控阻抗要求以滿(mǎn)足需求激增。

如今，由于精密處理器、USB 設備和直接印刷在電路板表面上的天線(xiàn)無(wú)處不在，更多的PCB設計需要進(jìn)行阻抗控制和測試。

在為受控阻抗創(chuàng )建文檔時(shí)，電路板設計人員應該知道將他們的期望傳達給制造商的最佳方式。即使它看起來(lái)很小，一條缺失的信息也會(huì )使制造商很難或不可能確切地知道設計師的需求。

受控阻抗會(huì )影響制造商為滿(mǎn)足目標阻抗而需要實(shí)施的材料類(lèi)型及其厚度的組合。在預生產(chǎn)中可能需要對Gerber 文件進(jìn)行任何微調也會(huì )影響目標阻抗。如果阻抗標注不明確，就不可能為制造者計劃訂單，因為該材料（BOM）的條例草案中的堆疊體是未知的。該訂單最終保留在預生產(chǎn)中，直到收到丟失的數據。

幸運的是，說(shuō)明調節阻抗標準并不困難。第一步是確定需要哪些信息，以便訂單可以輕松處理而不會(huì )延遲。

為什么指定受控阻抗要求很重要？

PCB設計人員通常在文檔中包含不同參數的標注，例如材料類(lèi)型、銅重量和層數。這有助于輕松確定受控阻抗要求。

設計人員通常提供幾個(gè)不同因素的值來(lái)指定阻抗：

目標阻抗

走線(xiàn)寬度

走線(xiàn)高度

存在阻抗跡線(xiàn)的層

受控走線(xiàn)上銅組件之間的間距（用于共面或差分計算）

如果受控阻抗要求非常具體，則應包括目標阻抗值、走線(xiàn)寬度、銅重量和層厚度的圖表。圖表有助于使用這些要求的視覺(jué)描述來(lái)澄清任何歧義。

這些只是一些參數，其中一些可能已經(jīng)包含在 PCB 文檔中。因此，在某些情況下，不需要額外的努力來(lái)定義阻抗控制。在開(kāi)發(fā)或制造高層數電路板時(shí)，Instack等疊層設計工具具有優(yōu)勢。

提及受控阻抗要求后，從制造商處獲取板疊層設計。

如何指定受控阻抗要求

阻抗信息必須由布局設計者包含在制造圖紙注釋中。它應包括阻抗值、走線(xiàn)寬度、差分對間距以及受控阻抗走線(xiàn)的布線(xiàn)層。晶圓廠(chǎng)圖紙中還應包含阻抗表。以下是阻抗表的示例。 

晶圓廠(chǎng)圖紙中的阻抗表

下圖提供了如何在制造圖中指定受控阻抗的示例：

晶圓廠(chǎng)圖紙中提供的受控阻抗規格

這些注釋將由 PCB制造商審查，然后他們將構建一個(gè)疊層，以實(shí)現注釋中所述的適當走線(xiàn)寬度和間距。為了達到所需的阻抗值，他們可能會(huì )對這些要求進(jìn)行適度的更改。

CI 文檔的工作說(shuō)明 (SOW)

對于提供快速原型制作服務(wù)的小型制造運行，實(shí)際上從不要求工作說(shuō)明書(shū) (SOW)。設計師或客戶(hù)只需通過(guò)在線(xiàn)門(mén)戶(hù)或電子郵件提交設計數據，如果通過(guò)一些簡(jiǎn)單的DFM 測試，制造商將對其進(jìn)行報價(jià)并開(kāi)始生產(chǎn)。只有對于較大的訂單，客戶(hù)才需要提供一份工作說(shuō)明書(shū)，晶圓廠(chǎng)會(huì )在其中添加一份要求清單。在開(kāi)始生產(chǎn)過(guò)程之前，需要客戶(hù)的批準。

在與 PCB制造商交談時(shí)，最好將 SOW 或具有受控阻抗要求的規范列表放在一起。如果客戶(hù)要求進(jìn)行完整的設計審查，制造商將檢查堆疊和布線(xiàn)以確保滿(mǎn)足 SOW 中提到的要求。

您應該使用目標歐姆指定電介質(zhì)厚度或層數嗎？

有兩種技術(shù)可以實(shí)現受控阻抗：

通過(guò)僅在制造圖中指明電介質(zhì)厚度而不指定任何其他受控阻抗參數

通過(guò)指示應出現阻抗線(xiàn)的層以及目標歐姆

標準公差為 ±10% 歐姆。如果需要更嚴格的容差，我們提供 ±5% 歐姆。借助PCB 材料的新工具和精確數據，制造商能夠準確地模擬調節阻抗。

受控電介質(zhì)厚度

制造商從設計者那里收到受控電介質(zhì)疊層。由于未定義阻抗跡線(xiàn)，因此生產(chǎn)重點(diǎn)僅在于構建具有 ±10% 介電厚度容差的電路板。

阻抗控制

電介質(zhì)厚度、走線(xiàn)寬度和間距用于控制阻抗。制造商執行測試以檢查時(shí)域反射計 (TDR) 試樣是否可以達到必要的阻抗。根據首件檢驗報告的結果進(jìn)行某些修改，然后在規定的公差范圍內制造板。

如果未指定，如何測量受控阻抗？

設計人員可能認為，通過(guò)簡(jiǎn)單地定義規格，可以校正走線(xiàn)的阻抗。如前所述，每個(gè)制造過(guò)程都需要進(jìn)行表征，以驗證它是否與場(chǎng)解算器計算生成的標稱(chēng)值相匹配。制造商需要與設計師合作，幫助他們了解為什么需要進(jìn)行場(chǎng)求解器測試。

展示阻抗要求的堆疊示例

許多因素會(huì )影響疊層設計參數和選擇（例如阻抗、物理結構、盲孔等）。信號線(xiàn)的阻抗受疊層結構特性的影響。改變疊加參數有助于達到目標阻抗。檢查和平衡設計中影響堆疊的其他方面同樣重要?？紤]以下：

電介質(zhì)厚度越厚，阻抗越高

介電常數越小，阻抗越大

銅重越厚，阻抗越低 

介電常數越小阻抗值越高

更大的電感表示更高的阻抗

較高的電容表示較低的阻抗

在 Sierra Circuits，我們使用Instack 和 Polar等工具來(lái)設計疊層。在這些工具中，目標阻抗與層名稱(chēng)和其他參數（例如 Dk、電介質(zhì)厚度、材料類(lèi)型）一起輸入。然后這些工具生成一個(gè)報告，如下所示。

使用 Instack 生成的堆棧

上面顯示的報告有兩部分：第一部分顯示層數以及電介質(zhì)厚度和銅厚度的詳細信息。它還顯示了頂層和底層的鍍層厚度。這種情況下使用的材料是FR-370HR。第二部分顯示了阻抗表，它給出了不同層上阻抗的詳細信息以及走線(xiàn)寬度和走線(xiàn)間距。例如，上面的“a”行顯示了走線(xiàn)寬度為 4.5 密耳、間距為 4.8 密耳的差分對上第 1 層（100 歐姆）的詳細信息。類(lèi)似地，可以檢查其他層的信息。

為什么廠(chǎng)商要改變走線(xiàn)寬度和間距？

考慮材料是否具有所需厚度。常見(jiàn)的核心電介質(zhì)厚度為 3 mils、4 mils、5 mils、6 mils、8 mils 等。預浸玻璃樣式 106、1080 等很常見(jiàn)。

材料厚度列在材料數據表上，或者可以從層壓板制造商處獲得。預浸料中的樹(shù)脂量、銅面積百分比和相鄰銅層的厚度用于計算最終壓出厚度。PCB制造商根據 CAD 文件計算銅面積的百分比。因此，它們偏離了數據表的一般厚度規格。他們堅持其阻抗建模壓出厚度，這因設計而異。

這將需要對阻抗走線(xiàn)的寬度和間距稍作改動(dòng)。當制造商無(wú)法滿(mǎn)足受控阻抗要求時(shí)，他們會(huì )推薦不同的電介質(zhì)厚度或 PCB 材料。

阻抗控制驗證

測試試樣用于在 PCB制造后驗證阻抗控制。測試件是用于測試制造過(guò)程質(zhì)量的板。在面板的邊緣制作測試試樣。然后檢查試樣以確保正確的層對齊、電連接和內部結構。這些是為電路板定制設計的或從供應商庫中選擇的。

測試樣片通常放置在工作面板的不同位置，代表 PCB 的良好橫截面。阻抗是用 TDR 測量的。之后，將生成報告以指示是否達到特征阻抗。

在處理受控阻抗的文檔時(shí)，電路板設計人員了解表達其要求的最佳方法至關(guān)重要。即使要求很小，仍然需要清楚地傳達，因為丟失的數據可能會(huì )使制造商難以或不可能準確確定客戶(hù)的需求。